【跨年技术巨献】SiC MOSFET在恒定栅极偏压条件下的参数变化

跨年技术巨献

12 月 28 日，阿里达摩院发表了 2021 十大科技趋势，令业内欢欣鼓舞的是“以氮化镓、碳化硅为代表的第三代半导体迎来应用大爆发”列为十大之首。

碳化硅 MOSFET 在光伏、充电、新能源汽车等应用领域优于 IGBT 的卓越性能不用质疑。但与此同时，因其材料、结构的特殊性，碳化硅 MOSFET 的可靠性与寿命也一直是工程师们关注与讨论的热点。

跨年 8 期连载，我们以白皮书的形式介绍碳化硅 MOSFET 栅极氧化层可靠性，交流和直流偏压温度不稳定性，体二极管退化，抗短路和宇宙射线能力，产品标准和汽车级认证等 8 大话题，全文 3 万多字。

今天我们继续讲解

《工业级 SiC MOSFET 的栅极氧化层可靠性——偏压温度不稳定性（BTI）》

在正常使用器件时，由于半导体 - 氧化层界面处缺陷的产生和 / 或充放电，SiC MOSFET 的阈值电压可能略有漂移。阈值电压的漂移可能对器件的长期运行产生明显影响，具体取决于漂移量。由于这种漂移通常是向更大的电压值偏移，因此会导致器件的导通电阻变大。这又导致损耗增加，以及散热需求增大，从而可能缩短器件的使用寿命。因此，了解阈值电压的行为并考虑它对设计余量的影响非常重要。

这种现象在 Si 技术中已非常常见，被称之为“偏压温度不稳定性”（BTI）。考虑到 SiC 属于宽禁带半导体的事实，即，它不仅由硅（Si）而且由碳（C）原子组成，SiC/SiO2 界面的特性相比 Si/SiO2 界面稍有不同。在 SiC/SiO2 界面存在位于更大能量范围内的其它点缺陷类型，它们必须通过其它的氧化后处理（比如，用氧化氮代替氮氢混合气氛退火）进行钝化。此外，由于 SiC 的带隙较宽，在半导体与 SiO2 栅极氧化层之间更容易进行载流子交换。这些差异自然又会使得 SiC MOSFET 的电气特性和动态漂移特性相比 Si MOSFET 稍有改变。

很多努力已经付出在改善 SiC MOSFET 的性能上，但性能改善未必能带来更好的器件可靠性。为保证器件特性长期稳定，必须密切关注 BTI 这种漂移现象。在英飞凌，我们在追求一流器件性能的同时，也在设法实现最优异的器件可靠性。因此，我们开展了深入的研究，以期能够深入地了解潜在效应，评估 BTI 效应在现实应用中的影响，并制定出能够尽可能地抑制 BTI 效应的措施。

SiC MOSFET 在恒定栅极偏压条件下的

参数变化（DC BTI）

1、DC BTI 简介

DC BTI 效应不仅存在于 SiC 功率器件中，在硅（Si）技术中也很常见。当在高温条件下给 Si 或 SiC MOSFET 的栅极施加恒定的 DC 偏压时，可以观察到阈值电压和导通电阻的变化。改变的幅度和极性取决于应力条件（偏压、时间、温度）。施加正栅极偏压应力（PBTI）时，通常可以观察到阈值电压向更高的电压偏移；而如果施加负栅极偏压应力（NBTI），阈值电压则向相反的方向偏移。这种效应是由 SiC/SiO2 或 Si/SiO2 界面处或附近的载流子捕获引起的，可以通过优化器件工艺控制在最低水平。为更好地了解和预测 SiC MOSFET 中的 DC BTI，英飞凌对这个问题展开了深入的研究，重点了解它相比 Si 技术存在哪些不同。就 Si MOSFET 而言，英飞凌过去已经对 BTI 有了扎实的了解，并且已与众多著名高校一道为科学进步作出了重大贡献。已经掌握的退化物理学和电气测量技术知识，如今已被用于研究英飞凌的 SiC 器件。事实上，尽管材料特性不同，Si 和 SiC 技术在 DC BTI 方面却存在许多相似之处。然而，它们在有些方面仍然存在不同，在测量和评估特定应用中的参数变化时必须考虑到这些不同。

2、测量 SiC 功率器件的 DC BTI

由 DC BTI 引起的阈值电压变化由两个分量组成：一个是快速、可恢复的分量，另一个是准永久（恢复很慢）的分量。准永久分量决定器件的长期漂移量，而快速分量能在短时间内恢复。

为了获得可比较的漂移值，已制定测定 BTI 漂移的工业标准，如 JESD22 和它的扩展标准 AEC-Q101。这些标准都是以 Si 技术为基础建立的，必须针对 SiC 技术进行完善，如下所述。

图 6. 以 PBTI（脉冲 BTI）应力为例，典型的 DC BTI MSM（测量 - 应力 - 测量）序列。左图显示的是测量信号与时间的关系。右图显示的是阈值电压漂移的恢复与时间的关系，旨在表明读数延迟对提取的阈值电压漂移的影响。即使读数时间有很小的差异，提取的阈值电压漂移也有很大不同。

测量 DC BTI 的传统方法是以测量 - 应力 - 测量（MSM）为顺序，先反复地给栅极施加偏压和温度应力，然后读数，如图 6 中的左图所示。借助这种方法及合适的设备，以上所述的两个漂移分量都能被测量出来。但是，获得的阈值电压漂移在很大程度上取决于读数时间——即应力阶段与读数阶段之间的时间间隔，以及器件的状况。从图 6 中的右图可以看出，阈值电压漂移在应力结束后以指数级速度恢复。于是，即使读数时间有很小的差异——比如 1ms vs. 100ms，提取的阈值电压漂移也有很大不同。因此，这种简单的方法存在的缺点是重现性差，且难以区分阈值电压漂移中的完全可恢复的快速分量（滞后效应）与更加依赖于应用的准永久分量。

因为这个原因，英飞凌建议使用改进版的 BTI 测量序列，其中需要用到预处理脉冲，如图 7 所示。以预处理过的 PBTI 为例，读数阶段包含累积脉冲、在固定电流电平下的一次读数、反向脉冲和二次读数。在所有序列都完成之后，即在二次读数时，留下的主要是准永久的 BTI 分量，它几乎无法恢复或者恢复很慢。这意味着，预处理使得测量结果更容易被重现，更不易受到读数延迟和器件状况的影响，并允许正确地区分滞后效应与漂移效应。

图 7. 预处理过的 PBTI 的测量序列。读数阶段包含累积脉冲、一次读数、累积脉冲和二次读数。二次读数得到的是最稳定的、可重现的结果。

同一个读数阶段中的一次读数与二次读数之差代表阈值电压滞后现象。它随时间发生的漂移表示产生了新的界面态。预处理脉冲模拟的是栅极在应用中的开关过程，可将陷阱态转化为预定的电荷态，从而减少读数延迟与器件状态的影响。

3、SiC 和 Si 功率 MOSFET 的 DC BTI 比较

在以前发表的文章中，经常是说 SiC MOSFET 的漂移量显著高于 Si 功率器件。然而我们已经证明，英飞凌的 SiC 功率 MOSFET 具有的 NBTI 漂移量（负 BTI）很小，可与最先进的 Si 超结 MOSFET 器件相媲美（即使在给器件施加明显的过应力时）。这一结果是通过优化器件工艺来实现的。针对 SiC，我们给出了几种不同的工艺处理所带来的不同结果，以证明通过优化 SiC/SiO2 界面来改善或降低 BTI 的可能。

1、负偏压温度不稳定性（NBTI）

英飞凌研究了在 200°C 和 -25V 的偏压应力下的 NBTI 漂移（图 8）。结果显示，通过几种工艺处理的改进，英飞凌 SiC MOSFET 的 NBTI 漂移可以减少一个数量级。在本试验的实验窗口中，最好的工艺改进版本所得到的 NBTI 漂移量，与 Si MOSFET 处于同一个数量级。SiC MOSFET 的漂移斜率甚至更小，表示随着应力施加时间的延长，它的漂移量将比 Si MOSFET 少。低 NBTI 是英飞凌 SiC MOSFET 器件的典型特征之一。

图 8. 在 200°C 和 -25V 的偏压应力下，NBTI 随时间的变化。通过改进处理工艺，英飞凌 SiC MOSFET 的总漂移量可被降到与同等的 Si 功率 MOSFET 类似的水平。

2、正偏压温度不稳定性（PBTI）

英飞凌研究了在 200°C 和+25V 的偏压应力下的 PBTI 漂移（图 9）。结果显示，Si 和 SiC 的 PBTI 有许多相似之处，而只有少许差异。

图 9. 在 200°C 和+25V 的偏压应力下，PBTI 随时间的变化。取决于所用的技术和器件工艺，可以看到 Si 和 SiC 的 PBTI 随时间发生的变化是一致的，但绝对阈值电压漂移并不相同。SiC MOSFET 的 PBTI 更大，但仍然位于 100mV 的范围以内。

事实上，我们发现，SiC 和 Si 功率 MOSFET 的 PBTI 随时间发生的变化、电压加速（图 10）和与温度的关系都是一致的。

图 10.PBTI 在 200°C 下的电压加速。所有器件（无论是 SiC 还是 Si 技术）都显示出相同的电压加速，以及不同的绝对漂移。

剩余差异是绝对阈值电压漂移的补偿。通过优化器件处理，我们再次实现了漂移量降低一个数量级的目标，从而使得漂移量在本试验的实验窗口中落在了 100mV 的范围以内。然而，在这些试验条件下，最好的 SiC 器件的漂移仍是参比的 Si 器件样品的 8 倍左右。对于 Si 功率 MOSFET，PBTI 通常完全不是问题。所观察到的漂移补偿是 SiC 能带结构不同所导致的自然结果。

图 11.SiC/SiO2 和 Si/SiO2 界面的能带图。这两种技术的栅极氧化层中存在相同的陷阱分布。由于 SiC 的导带底更高，所以相比 Si，这一固有的陷阱能级更容易得到填充，这自然就使 SiC 的 PBTI 漂移更大——即使在假定 SiO2 的陷阱密度相同时。

图 11 显示的是 SiC/SiO2 和 Si/SiO2 界面的能带图，其中包含 SiO2 中靠近 SiC 导带边缘的一个已知的内在氧化物陷阱能级。正如我们在中所证明的，SiC 导带度更高使得电子更容易被捕获到该陷阱能级中，这是 SiC 器件在被施加 PBTI 应力后产生的漂移更大的主要原因。

3、DC BTI 漂移的建模

虽然 DC BTI 已经得到广泛的研究——尤其是 Si 技术的 DC BTI，但目前还没有被普遍认可的物理漂移模型。然而，利用实证幂律或捕获 / 释放时间图等经验模型，也可能进行寿命终期漂移预测。我们的研究表明，为 Si 技术开发和验证的预测模型（简化幂律和简化热激发模型），也能非常方便地用于英飞凌的 SiC MOSFET。因此，SiC MOSFET 的 DC BTI 漂移能向 Si 技术一样进行预测。

总结

SiC 的 DC BTI 是严重影响器件可靠性的一个问题。因此，必须通过优化器件工艺来将 DC BTI 降到最小，并利用合适的测量方法仔细地评估 DC BTI。然而，因为能使器件性能更好（RON x A 更小）的工艺条件，在 NBTI 或 PBTI 方面不一定就表现最好，所以必须采取谨慎的态度来对待 DC BTI。英飞凌的 SiC MOSFET 具有优异的器件性能，同时还拥有很小的 NBTI，可与最先进的 Si 功率 MOSFET 相媲美。SiC 器件的 PBTI 由于带隙更大而比 Si 技术略高，但仍位于 100mV 的范围以内。由于观察发现 SiC 的 PBTI 与时间、温度和偏压的关系与 Si 技术类似，所以可以断定它们对应的潜在物理机制是一样的，因此可以使用与 Si 技术相同的、同样有预测能力的建模方法。