5
硬件设计的那些小事之未用管脚的处理
随着集成电路规模的越来越大，如今的大规模芯片都集成了很多功能模块，但是在实际的电路设计中我们又不可能把芯片所有的功能模块（或者说接口）全部用上，因此总会有或多或少的管脚会“用不上”，那这些未用的管脚一般怎么处理呢？
对于未用管脚的处理，笔者是分三步走：
第一步：管脚分类
很多人一听到分类就开始头痛了，管脚的类型有那么多，接口的电平也不尽相同，怎么分类？
其实这里的分类只有简单的一个依据，即管脚是属于输入还是输出（Input or Output?)
哦，好像还有一类既是输出又是输入的 Bidirectional，一般这一类管脚通常就当做输出管脚来看待即可。
对于输出管脚 Output pin，除非芯片有特殊说明和要求之外，都是可以直接悬空处理的。
第二步：对照手册
一般芯片的手册对于管脚的使用都会有比较详细的说明和要求，下面是 Altera 的 FPGA 手册中对于三个 input 管脚处理的说明：
第四列中有明确的说明，对于 DEV_CLRn 和 DEV_OE 这个两个管脚，不使用的情况下需要直接接地处理，而对于 DATA[5:15]这一组信号，不使用的情况下可以悬空处理。
经过第二步之后绝大多数的 input 管脚都有了合适的处理。那么问题来了，总会有那么一些 input 管脚，纵使找遍了手册每一个角落，厂家也没有给出一个合理的处置建议，那该怎么办呢？
第三步：对照管脚功能做处理
上面第二步提到，对于一些厂家没有给出处置建议的未用 input 管脚，可以按照管脚的功能来做一些原则上的处理动作：
一些时钟输入类功能的管脚，在不使用的情况下最好直接接地处理或者通过一个下拉电阻接地，防止管脚受到干扰影响芯片正常运行。
一些使能控制类的管脚，如果不使用，最好上下拉到一个固定的功能触发电平，让管脚有一个稳定的参考电平输入。
对于硬件配置类功能的管脚，在不使用的情况下也需要固定为高电平或者低电平，当然大多数的芯片内部一般都有默认的上下拉匹配，也可以选择悬空处理，但是如果是比较敏感的信号的话，外部一个强制的上下拉会可靠很多。
最后一个终极大招，对于极个别管脚在不确定的情况下，最好把上下拉电阻都预留，调试的时候可以根据实际表现来选择是上拉还是下拉。
阅读全文
版权声明：网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。
侵权投诉
人工客服
（售后/吐槽/合作/交友）
人工客服（售后/吐槽/合作/交友）
