硬件型号:亚德诺(ADI)半导体HMC984


系统版本:鉴相器系统

 

鉴相器(phasedetector)指的是能够鉴别出输入信号的相位差的器件,是使输出电压与两个输入信号之间的相位差有确定关系的电路。它是PLL,即锁相环的重要组成部分。

 

鉴相器的工作原理

鉴相器特性用ud(t)=kdf[θe(t)]表示。式中kd为鉴相器的增益系数;θe(t)=θ1(t)-θ2(t),表示两个输入信号之间的相位差。函数f[·]表示鉴相特性,它反映鉴相器的输出电压 ud(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。

 

基本原理

在比相的信号虽然经过了一系列处理,但仍可能含有干扰信号。其信号的特点:

1.噪声的影响在转变成方波后只存在于理想方波的前后沿附近,而高低电平 中 间部分不受噪声影响。


2.被鉴相信号的频率一致,而且存在一定的相位差,使两路信号的沿互相错开 ,每一路受噪声影响的前后沿正好对应于另一路不受影响的电平部分。


而一般的鉴相器都没有抑制噪声的能力,即使是一点小的抖动也将导致鉴相的失败。故本设计利用触发器的边沿触发和锁存功能设计了高抗噪声数字鉴相器,采用VHDL语言编制调试了鉴相器功能。
 

鉴相器的工作原理