XC2V1000是FPGA可编程逻辑芯片的型号。

XC2V1000 中文资料

 

XC2V1000

 

引脚图及功能

 

XC2V1000 引脚图及功能

XC2V1000-4FG256I 引脚

 

IP 沉浸式架构

密度从 40K 到 8M 系统门

420 MHz 内部时钟速度(高级数据)

840+ Mb / s I / O(高级数据)

SelectRAM™内存层次结构

在 18 Kbit 块 SelectRAM 资源中的 3 Mb 双端口 RAM

高达 1.5 Mb 的分布式 SelectRAM 资源

外部存储器的高性能接口

DRAM 接口·SDR / DDR SDRAM·网络 FCRAM·减少延迟 DRAM

SRAM 接口·SDR / DDR SRAM·QDR™SRAM

CAM 接口

算术函数

专用的 18 位 x 18 位乘法器模块

快速前瞻承载逻辑链

灵活的逻辑资源

具有时钟使能功能的高达 93,184 个内部寄存器 / 锁存器

高达 93,184 个查找表(LUT)或可级联的 16 位移位寄存器

宽多路复用器和宽输入功能支持

横向级联链和产品总和支持

内部三态汇流

高性能时钟管理电路

最多 12 个 DCM(数字时钟管理器)模块·精确的时钟校正·灵活的频率合成·高分辨率相移

16 个全局时钟多路复用缓冲器

有源互连技术

第四代分段路由结构

可预测的快速路由延迟,独立于扇出

SelectIO™ - 超级技术

最多 1,108 个用户 I / O.

19 个单端和 6 个差分标准

每个 I / O 可编程灌电流(2 mA 至 24 mA)

数字控制阻抗(DCI)I / O:用于单端 I / O 标准的片内匹配电阻

兼容 PCI-X(133 MHz 和 66 MHz),3.3V

符合 PCI 标准(66 MHz 和 33 MHz),3.3V

符合 CardBus 标准(33 MHz),3.3V

差分信号·具有电流模式驱动器的 840 Mb / s 低压差分信号 I / O(LVDS)·总线 LVDS I / O·带有电流驱动缓冲器的闪电数据传输(LDT)I / O·低压正发射极耦合逻辑(LVPECL)I / O·内置 DDR 输入和输出寄存器

专有的高性能 SelectLink 技术·高带宽数据路径·双倍数据速率(DDR)链接·基于 Web 的 HDL 生成方法

由 Xilinx Foundation™和 Alliance Series™开发系统提供支持

集成的 VHDL 和 Verilog 设计流程

10M 系统门设计的汇编

互联网团队设计(ITD)工具

基于 SRAM 的系统内配置

快速 SelectMAP 配置

三重数据加密标准(DES)安全选项(比特流加密)

IEEE 1532 支持

部分重新配置

无限的可重编程性

回读功能

采用 0.12μm 高速晶体管的 0.15μm8 层金属工艺

1.5V(VCCINT)内核电源,专用 3.3V VCCAUX 辅助和 VCCO I / O 电源

IEEE 1149.1 兼容的边界扫描逻辑支持

采用三种标准精细间距(0.80 mm,1.00 mm 和 1.27 mm)的倒装芯片和引线键合球栅阵列(BGA)封装

 

工作原理

 

FPGA 采用了逻辑单元阵列 LCA(Logic Cell Array)这样一个概念,内部包括可配置逻辑模块 CLB(Configurable Logic Block)、输入输出模块 IOB(Input Output Block)和内部连线(Interconnect)三个部分。 现场可编程门阵列(FPGA)是可编程器件,与传统逻辑电路和门阵列(如 PAL,GAL 及 CPLD 器件)相比,FPGA 具有不同的结构。FPGA 利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个 D 触发器的输入端,触发器再来驱动其他逻辑电路或驱动 I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块,这些模块间利用金属连线互相连接或连接到 I/O 模块。FPGA 的逻辑是通过向内部静态储存单元加载编程数据来实现的,存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式,并最终决定了 FPGA 所能实现的功能,FPGA 允许无限次的编程。

 

内部结构

 

FPGA 器件属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块 RAM,布线资源,内嵌专用硬核,底层内嵌功能单元。由于 FPGA 具有布线资源丰富,可重复编程和集成度高,投资较低的特点,在数字电路设计领域得到了广泛的应用。FPGA 的设计流程包括算法设计、代码仿真以及设计、板机调试,设计者以及实际需求建立算法架构,利用 EDA 建立设计方案或 HD 编写设计代码,通过代码仿真保证设计方案符合实际要求,最后进行板级调试,利用配置电路将相关文件下载至 FPGA 芯片中,验证实际运行效果。

 

作用和用途

 

FPGA 由逻辑单元、RAM、乘法器等硬件资源组成,通过将这些硬件资源合理组织,可实现乘法器、寄存器、地址发生器等硬件电路。

FPGA 可通过使用框图或者 Verilog HDL 来设计,从简单的门电路到 FIR 或者 FFT 电路。

FPGA 可无限地重新编程,加载一个新的设计方案只需几百毫秒,利用重配置可以减少硬件的开销。 

FPGA 的工作频率由 FPGA 芯片以及设计决定,可以通过修改设计或者更换更快的芯片来达到某些苛刻的要求。