可靠的 RF 布板应在理解电路板结构、电源布线和接地基本原则的基础上进行。本文探讨了相关的基本原则,并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术,可有效提高 RF 设计的性能指标。考虑到实际设计中 PLL 杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感,本文着重讨论了有关 PLL 杂散信号抑制的方法。为便于说明问题,本文以 MAX2827 802.11a/g 收发器PCB 布局作为参考设计。

 

一:电源布线和电源旁路的基本原则
设计 RF 电路时,电源电路的设计和电路板布局常常被留到高频信号通路的设计完成之后。对于没有经过深思熟虑的设计,电路周围的电源电压很容易产生错误的输出和噪声,从而对 RF 电路的系统性能产生负面影响。合理分配 PCB 的板层、采用星形拓扑的 VCC 引线,并在 VCC 引脚加上适当的去耦电容,将有助于改善系统的性能,获得最佳指标。

 

合理的 PCB 层分配便于简化后续的布线处理,对于一个四层 PCB (WLAN 中常用的电路板),在大多数应用中用电路板的顶层放置元器件和 RF 引线,第二层作为系统地,电源部分放置在第三层,任何信号线都可以分布在第四层。第二层采用不受干扰的地平面布局对于建立阻抗受控的 RF 信号通路非常必要,还便于获得尽可能短的地环路,为第一层和第三层提供高度的电气隔离,使得两层之间的耦合最小。当然,也可以采用其它板层定义的方式(特别是在电路板具有不同的层数时),但上述结构是经过验证的一个成功范例。

 

大面积的电源层能够使 VCC 布线变得轻松,但是,这种结构常常是导致系统性能恶化的导火索,在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。反之,如果使用星形拓扑则会减轻不同电源引脚之间的耦合。图 1 给出了星形连接的 VCC 布线方案,该图取自 MAX2826 IEEE 802.11a/g 收发器的评估板。图中建立了一个主 VCC 节点,从该点引出不同分支的电源线,为 RF IC 的电源引脚供电。每个电源引脚使用独立的引线,为引脚之间提供了空间上的隔离,有利于减小它们之间的耦合。另外,每条引线还具有一定的寄生电感,这恰好是我们所希望的,它有助于滤除电源线上的高频噪声。

 

图 1. 星形拓扑 VCC 布线
 

使用星形拓扑 VCC 引线时,还有必要采取适当的电源去耦,而去耦电容存在一定的寄生电感。事实上,电容等效为一个串联的 RLC 电路,如图 2 所示,电容在低频段起主导作用,但在自激振荡频率(SRF) 之后,电容的阻抗将呈现出电感性。由此可见,电容器只是在频率接近或低于其 SRF 时才具有去耦作用,在这些频点电容表现为低阻。图 3 给出了不同容值下的典型 S11 参数,从这些曲线可以清楚地看出它们的 SRF,还可以看出电容越大,在较低频率处所提供的去耦性能越好(所呈现的阻抗越低)。

 

图 2. 电容器的等效电路

 

图 3. 不同频率下的电容器阻抗变化

 

在 VCC 星形拓扑的主节点处最好放置一个大容量的电容器,如 2.2µF。该电容具有较低的 SRF,对于消除低频噪声、建立稳定的直流电压很有效。IC 的每个电源引脚需要一个低容量的电容器(如 10nF),用来滤除可能耦合到 VCC 线上的高频噪声。对于那些为噪声敏感电路(例如,VCO 的电源)供电的电源引脚,可能需要外接两个旁路电容。例如:用一个 10pF 电容与一个 10nF 电容并联提供旁路,可以提供更宽频率范围的去耦,尽量消除噪声对电源电压的影响。每个电源引脚都需要认真检验,以确定需要多大的去耦电容,实际电路在哪些频点容易受到噪声的干扰。

 

良好的电源去耦技术与严谨的 PCB 布局、VCC 引线(星形拓扑)相结合,能够为任何 RF 系统设计奠定稳固的基础。尽管实际设计中还会存在降低系统性能指标的其它因素,但是,拥有一个“无噪声”的电源是优化系统性能的基本要素。


二:RF 接地和过孔设计的基本原则
地层的布局和引线同样是 WLAN 电路板设计的关键,它们会直接影响到电路板的寄生参数,存在降低系统性能的隐患。RF 电路设计中没有唯一的接地方案,设计中可以通过几个途径达到满意的性能指标。可以将地平面或引线分为模拟信号地和数字信号地,还可以隔离大电流或功耗较大的电路。根据以往 WLAN 评估板的设计经验,在四层板中使用单独的接地层可以获得较好的结果。凭借这些经验,用地层将 RF 部分与其它电路隔离开,可以避免信号间的交叉干扰。如上所述,电路板的第二层通常作为地平面,第一层用于放置元件和 RF 引线。

 

接地层确定后,将所有的信号地以最短的路径连接到地层,通常用过孔将顶层的地线连接到地层,需要注意的是,过孔呈现为感性。过孔的物理模型如图 4 所示。图 5 所示为过孔精确的电气特性模型,其中 Lvia 为过孔电感,Cvia 为过孔 PCB 焊盘的寄生电容。如果采用这里所讨论的地线布局技术,可以忽略寄生电容。一个 1.6mm 深、孔径为 0.2mm 的过孔具有大约 0.75nH 的电感,在 2.5GHz/5.0GHz WLAN 波段的等效电抗大约为 12Ω/24Ω。因此,一个接地过孔并不能够为 RF 信号提供真正的接地,对于高品质的电路板设计,应该在 RF 电路部分提供尽可能多的接地过孔,特别是对于通用的 IC 封装中的裸露接地焊盘。不良的接地还会在接收前端或功率放大器部分产生辐射,降低增益和噪声系数指标。还需注意的是,接地焊盘的不良焊接会引发同样的问题。除此之外,功率放大器的功耗也需要多个连接地层的过孔。 

 

图 4. 过孔的物理模型

 

图 5. 过孔的电气模型

 

滤除其它电路的噪声、抑制本地产生的噪声,从而消除级与级之间通过电源线的交叉干扰,这是 VCC 去耦带来的好处。如果去耦电容使用了同一接地过孔,由于过孔与地之间的电感效应,这些连接点的过孔将会承载来自两个电源的全部 RF 干扰,不仅丧失了去耦电容的功能,而且还为系统中的级间噪声耦合提供了另外一条通路。

 

在本文第三部分的讨论中将会看到,PLL 的实现在系统设计中总是面临巨大挑战,要想获得满意的杂散特性必须有良好的地线布局。目前,IC 设计中将所有的 PLL 和 VCO 都集成到了芯片内部,大多数 PLL 都利用数字电流电荷泵输出通过一个环路滤波器控制 VCO。通常,需要用二阶或三阶的 RC 环路滤波器滤除电荷泵的数字脉冲电流,得到模拟控制电压。靠近电荷泵输出的两个电容必须直接与电荷泵电路的地连接。这样,可以隔离地回路的脉冲电流通路,尽量减小 LO 中相应的杂散频率。第三个电容(对于三阶滤波器)应该直接与 VCO 的地层连接,以避免控制电压随数字电流浮动。如果违背这些原则,将会导致相当大的杂散成分。

 

图 6 所示为 PCB 布线的一个范例,在接地焊盘上有许多接地过孔,允许每个 VCC 去耦电容有其独立的接地过孔。方框内的电路是 PLL 环路滤波器,第一个电容直接与 GND_CP 相连,第二个电容(与一个 R 串联)旋转 180 度,返回到相同的 GND_CP,第三个电容则与 GND_VCO 相连。这种接地方案可以获得较高的系统性能。

 

图 6. MAX2827 参考设计板上 PLL 滤波器元件布置和接地示例


三:通过适当的电源旁路和接地来抑制 PLL 杂散信号
满足 802.11a/b/g 系统发送频谱模板的要求是设计过程中的一个难点,必须对线性指标和功耗进行平衡,并留出一定裕量,确保在维持足够的发射功率的前提下符合 IEEE 和 FCC 规范。IEEE 802.11g 系统在天线端所要求的典型输出功率为+15dBm,频率偏差 20MHz 时为 -28dBr。频带内相邻信道的功率抑制比(ACPR)是器件线性特性的函数,这在一定前提下、对于特定的应用是正确的。在发送通道优化 ACPR 特性的大量工作是凭借经验对 Tx IC 和 PA 的偏置进行调节,并对 PA 的输入级、输出级和中间级的匹配网络进行调谐实现的。

 

然而,并非所有引发 ACPR 的问题都归咎于器件的线性特性,一个很好的例证是:在经过一系列的调节、对功率放大器和 PA 驱动器(对 ACPR 起主要作用的两个因素)进行优化后,WLAN 发送器的邻道特性还是无法达到预期的指标。这时,需要注意来自发送器锁相环(PLL)本振(LO)的杂散信号同样会使 ACPR 性能变差。LO 的杂散信号会与被调制的基带信号混频,混频后的成分将沿着预期的信号通道进行放大(参见图 7)。这一混频效应只有在 PLL 杂散成分高于一定门限时才会产生问题,低于一定门限时,ACPR 将主要受 PA 非线性的制约。当 Tx 输出功率和频谱模板特性是“线性受限”时,我们需要对线性指标和输出功率进行平衡;如果 LO 杂散特性成为制约 ACPR 性能的主要因素时,我们所面临的将是“杂散受限”,需要在指定的 POUT 下将 PA 偏置在更高的工作点,减弱它对 ACPR 的影响,这将消耗更大的电流,限制设计的灵活性。

 

图 7. 802.11a/b/g 频谱模板和杂散造成的性能下降

 

上述讨论提出了另外一个问题,即如何有效地将 PLL 杂散成分限制在一定的范围内,使其不对发射频谱产生影响。一旦发现了杂散成分,首先想到的方案就是将 PLL 环路滤波器的带宽变窄,以便衰减杂散信号的幅度。这种方法在极少数的情况下是有效的,但它存在一些潜在问题。

 

图 8 给出了一种假设情况,假设设计中采用了一个具有 20MHz 相对频率的 N 分频合成器,如果环路滤波器是二阶的,截止频率为 200kHz,滚降速率通常为 40dB/ 十倍频程,在 20MHz 频点可以获得 80dB 的衰减。如果参考杂散成分为 -40dBc (假设可以导致有害的调制分量的电平),产生杂散的机制可能超出环路滤波器的作用范围(如果它是在滤波器之前产生的,其幅度可能非常大)。压缩环路滤波器的带宽将不会改善杂散特性,反而提高了 PLL 锁相时间,对系统产生明显的负面影响。

 

图 8. 简化的 PLL 滤波器渐近线,相应的转角频率和杂散位置

 

经验证明,抑制 PLL 杂散的有效途径是合理的接地、电源布局和去耦技术,本文讨论的布线原则是减小 PLL 杂散分量的良好设计开端。考虑到电荷泵中存在较大的电流变化,采用星形拓扑非常必要。如果没有足够的隔离,电流脉冲产生的噪声会耦合到 VCO 电源,对 VCO 频率进行调制,通常称为“VCO 牵引”。通过电源线间的物理间隔和每个 VCC 引脚的去耦电容、合理放置接地过孔、引入一个串联的铁氧体元件(作为最后一个手段)等措施可以提高隔离度。上述措施并不需要全部用在每个设计中,适当采用每种方式都会有效降低杂散幅度。

 

图 9 提供了一个由于不合理的 VCO 电源去耦方案所产生的结果,电源纹波表明正是电荷泵的开关效应导致电源线上的强干扰。值得庆幸的是,这种强干扰可以通过增加旁路电容得到有效抑制。图 10 显示的是在电路改变后,在同一点的测量结果。

 

图 9. 不合理的 VCC_VCO 退耦测试结果

 

图 10. 在 VCO 电源端增加旁路电容后减小了噪声。

 

另外,如果电源布线不合理,例如 VCO 的电源引线恰好位于电荷泵电源的下面,可以在 VCO 电源上观察到同样的噪声,所产生的杂散信号足以影响到 ACPR 特性,即使加强去耦,测试结果也不会得到改善。这种情况下,需要考察一下 PCB 布线,重新布置 VCO 的电源引线,将有效改善杂散特性,达到规范所要求的指标。