在 BUCK 降压电路中,效率这个问题是不可避免要谈到的。效率的降低主要是由于损耗的存在,效率=输出功率÷输入功率 [%],一般芯片效率都在 90%以上。在产品应用中用到一块 TI 的 DC-DC 降压芯片,其中测试到的效率如下:

 

 

这其中由于负载电流的不同,尤其是轻载和重载情况下,会产生效率的变化。

 

从 ROMA 的官网上,知道同步降压电路的损耗是由六部分组成的,分别是:Pmos 是场效应管导通损耗,Psw 是场效应管开关损耗,Pdead_time 是死区时间损耗,PGATE 是 MOSFET 的栅极电荷损耗,PCOIL 是输出电感的 DCR、直流电阻带来的传导损耗,PIC 是开关电源芯片自身消化的功率。

 

 

根据 ROMA 对其电源芯片的实测可知,场效应管开关损耗在整个损耗中占比是最大的,这个是由于在场效应开启过程存在电压和电流的重叠区,产生较大的功耗。

 

 

场效应管如果在米勒平台停留的实际越长,产生的开关损耗也越大。下图的 MOS 管开关过程通过仿真很容易出现:

 

 

从仿真可以看出,MOS 管的 Vds 和电流 Id 在 mile 平台处重叠,会产生功率的消耗。开关频率越高,这个损耗就会越大的。

 

 

对于 MOSFET 的开关过程,首先考虑器件孤立地,不受任何外部影响。在这些条件下,MOSFET 的等效电路可以用下图所示,该 MOS 管的栅极是由栅极电阻(Rg)和两个输入电容(Cgs 和 Cgd)组成。利用这个简单的等效电路,可以得到对阶跃电压信号的输出电压响应。电压 VGS 是栅极的实际电压装置。

 

 

利用 Matcad 写出 Igs 和 Igd 的电流,在上图的 t1 阶段,没有达到 Vgs(th)电压的时候,由于 Vgs 一直增加,所以 Vgs/dt 增加,Igs 电流一直增加。当达到米勒平台电压的时候,Vgs 保持不变,Vgs/dt=0,所以 Igs=0。此时 VDS 在降低,VDS/dt 增加,Igd 电流开始增加。因此通过数学表达式的简要分析,是符合仿真过程的。

 

 

在知道了 MOS 管的开关过程,开关过程的损耗表达式如下。降低开关频率可以有效降低损耗。但是这样就制约了开关电路小型化的目标。提高开关的上升时间也可以降低损耗,但是这样会造成开关过程的谐波过多,对 EMC 不利,因此需要综合考虑。因此,要想降低开关损耗,必须考虑到开关的过渡时间和开关频率这两种因素。

 

 

现在很多电源芯片,使用软开关技术,该电路是在全桥逆变电路中加入电容和二极管。二极管在开关管导通时起钳位作用, 并构成泻放回路, 泻放电流。电容在反激电压作用下, 电容被充电, 电压不能突然增加, 当电压比较大的时侯, 电流已经为 0。

 

由于 MOS 管开关损耗受到的制约比较多,所以单独拿出来讨论。场效应管导通损耗比较小,对于同步整流电源芯片,是上下桥的 MOS 管损耗。是受到 MOS 管的导通内阻内阻 Rdc 决定,现在的 MOSFET 的内阻可以做到几个毫欧,所以产生损耗很小。计算公式如下:

Pmos=I*I*Rdc*D+ I*I*Rdc*(1-D)

 

电感线圈的损耗分为直流损耗和交流损耗,直流损耗受电感线圈的直流 DCR 决定,交流损耗是由电感的磁损和铜损决定,一般交流损耗相对直流损耗比较小,可以忽略。(开关频率和输入电压过高的时候,交流损耗也较大,不能忽略)

Pcoil=I*I*DCR

 

电源芯片的消耗的电流基本就是损耗,这个参数可以在 datasheet 中查询到:

PIC=Vin*I_IC

 

死区时间损耗 Pdead_tine 这个主要有开关电源芯片内部控制器决定,一般 datasheet 是不提供这个参数,可以参考 ROMA 的公式:

 

 

PGATE 是 MOSFET 的栅极电荷损耗,如果是外置 MOSFET 这个参数会提供。会提供输入电容,输出电容,栅源级电荷,栅漏级电荷等等参数。

 

 

但是对于电源芯片的内置 MOSFET,一般只会提供 Rds,关于这些参数需要去芯片的 SPICE 模型中查找的或者找供应商提供的。下图是 TI 一款芯片的 datasheet,是内置 MOSFET,是没有电容电荷等参数。

 

 

因此 ROMA 提供的公式由于没有具体参数,一般是估算。

 

 

以上是对 BUCK 电路的损耗计算一些分析,可以提供参考,公式仅仅是辅助,具体的损耗和效率还要通过实际的测试得到。