在英特尔(Intel)、台积电的 SRAM 仍停留在 14 纳米、16 纳米制程时,三星电子(Samsung Electronics)已抢先研发出 10 纳米 FinFET 制程 SRAM,这也意味着距离 10 纳米逻辑芯片量产更近一步。

速度较 DRAM 快的 SRAM,可运用为中央处理器(CPU)缓存存储器。完成研发 10 纳米 SRAM,也意味着三星在同制程系统芯片生产准备作业正顺利进行。照此趋势,2017 年初将可正式量产采 10 纳米制程的移动应用处理器(AP)。10 纳米 AP 将与 GB 级数据机芯片整合,移动装置速度将更快。

据南韩 ET NEWS 报导,三星将在国际固态半导体研讨会(ISSCC)中发表的 10 纳米 FinFET 制程 SRAM 容量为 128Mb,Cell 面积为 0.040µm2。Cell 面积较三星先前发表的 14 纳米 SRAM 缩减 37.5%。三星在研讨会论文中强调,该产品为以最小面积实现高速驱动的大容量缓存存储器。搭载该 SRAM 的智能型手机 AP 晶粒(Die)面积也最小化,且性能获改善。

发表 10 纳米 FinFET SRAM,也意味着三星在次世代系统芯片研发进度上,超越了台积电和英特尔。内建 CPU 核心的系统芯片搭载缓存存储器,需要前导研发作业。报导称,三星和台积电在 2014 年 2 月的 ISSCC 中,各自发表 14、16 纳米 SRAM,然在实际商用化方面,三星速度较快。英特尔以高难度制程会使成本提升为由,将 10 纳米系统芯片研发进程从 2016 年推迟到 2017 年以后。三星则以 2016 年底商用化 10 纳米制程为目标努力。

此外,三星也领先业界研发出 14 纳米平面 NAND Flash。日系大厂东芝(Toshiba)和美国美光(Micron)只发展到 15~16 纳米制程,并表示将不会再研发平面 NAND Flash。与 16 纳米相比,14 纳米 NAND Flash 浮动闸极(Floating Gate)约缩减 12.5%,晶粒面积缩小,对降低 NAND Flash 生产成本将带来贡献。

研发出 14 纳米平面 NAND Flash,也将大幅提升三星存储器事业部的获利率。目前平面 NAND Flash 进展到 16 纳米制程并已量产。过去南韩业界认为 15~16 纳米已抵达平面 NAND Flash 的发展上限,未来将迅速转换到垂直堆叠的 3D NAND Flash。然三星成功研发出 14 纳米制程,增加平面 NAND Flash 的竞争力。

三星在 ISSCC 发表的 14 纳米 NAND Flash 为 128Gb 容量的 MLC 产品。之后若量产,将以内嵌式存储器(eMMC)、UFS(Universal Flash Storage)介面供应。