38
引言：是谁改变了我们的生活？是科技！实现人类的梦想，一直以来都是科技的使命。而每个创新背后都站着一位或者多位为梦想付出的人，他们就是技术的发明者。今天与非网上线一个新栏目《e 人馆》，将与《趣科技》栏目相结合，带大家看技术世界、聊科技大咖！
近日格罗方德 12 英寸晶圆厂落户中国成都引起业界关注，为何？因为 FD-SOI 技术。
众所周知，当栅极长度逼近 20nm 大关时，对电流控制能力急剧下降，漏电率相应提高。FinFET 与 FD-SOI 恰是半导体微缩时代续命的高招。
尽管 FinFET 与 FD-SOI 师出同门，但是，两者却被“阵营化”，FinFET 阵营占据绝对优势。格罗方德是为数不多的 FD-SOI 技术坚守与推动者了。FD-SOI 能是否叫板 FinFET？希望格罗方德 12 英寸晶圆厂能给出答案。
本期《e 人馆》我们就来谈谈 FinFET 与 FD-SOI 技术的发明者胡正明教授。
胡正明，1947 年 7 月出生于北京豆芽菜胡同，在中国台湾长大，1973 年获美国加州大学伯克利分校博士学位，曾任台积电首席技术官。现任美国加州大学伯克利分校杰出讲座教授、北京大学计算机科学技术系兼职教授、中国科学院微电子所荣誉教授、中国台湾交通大学(新竹)微电子器件荣誉教授、1991-1994 年任清华大学(北京)微电子学研究所荣誉教授。1997 年当选为美国工程科学院院士。2007 年当选中国科学院外籍院士。FinFET 技术发明人、FD-SOI 工艺发明人、国际微电子学家。
1999 年，胡正明教授在美国加州大学领导着一个由美国国防部高级研究计划局出资赞助的研究小组，当时他们的研究目标是 CMOS 技术如何拓展到 25nm 及以下领域。因为当栅极长度逼近 20nm 大关时，对电流控制能力急剧下降，漏电率相应提高。传统的平面 MOSFET 结构中，已不再适用。而到 2010 年时，Bulk CMOS（体硅）工艺技术会在 20nm 走到尽头。
胡教授提出了有两种解决途径：一种立体型结构的 FinFET 晶体管（鳍式晶体管，1999 年发布)，另外一种是基于 SOI 的超薄绝缘层上硅体技术 (UTB-SOI，也就是 FD-SOI 晶体管技术，2000 年发布)。
FinFET 和 FD-SOI 工艺的发明得以使 10nm/14nm/16nm 摩尔定律在今天延续传奇。
也正是因为 FinFET 技术，美国总统奥巴马于 2016 年 5 月 19 日在白宫为胡正明颁发美国国家科学奖章。
下面我们就简单看看 FinFET 与 FD-SOI 技术。
对于 MOS 而言，左边为源极，右边为漏极（也称为汲极），中间为栅极（也称为闸极），栅极下方有一层厚度很薄的氧化物。因为中间由上而下依序为金属、氧化物、半导体，因此称为 MOS。
随着晶体管尺寸的缩小，源极和栅极的沟道不断缩短，当沟道缩短到一定程度的时候，量子隧穿效应就会变得极为容易。换言之，就算没有加电压，源极和漏极都可以认为是互通的，晶体管就失去了本身开关的作用，没有办法实现逻辑电路。
FinFET
由胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授发明了，实现了两点突破，一是把晶体做薄后解决了漏电问题，二是向上发展，晶片内构从水平变成垂直即二维变成三维。
FinFET 结构看起来像鱼鳍，所以也被称为鳍型结构，其最大的优点是 Gate 三面环绕 D、S 两极之间的沟道（通道），实际的沟道宽度急剧地变宽，沟道的导通电阻急剧地降低，流过电流的能力大大增强；同时也极大地减少了漏电流的产生，这样就可以和以前一样继续进一步减小栅长。
FinFET 呈立体板状结构，闸极与通道之间的接触面积变大了，即使擅长缩小到 20nm 以下，仍然可保留很大的接触面积，可以控制电子是否能由源极流到漏极，因此可以更妥善的控制电流，同时降低漏电和动态功率耗损。这就是为摩尔定律“续命”的原因了。
此处，我们不得不提到一个人，梁孟松。胡正明教授是梁孟松的博士论文指导教授，也就是说，梁孟松是 FinFET 技术的核心人物之一。
曾经，台积电没有重用梁孟松继续研发此技术，而他跳糟到三星， 于是三星的 FinFET 制程技术突飞猛进甚至超越台积电。
虽然台积电控告梁孟松侵权与违反竞业禁止条款获得胜诉，但是这却带来一场中国台湾半导体晶圆代工产业的重大危机。
FD-SOI
相比 FinFET，FD-SOI 阵营要冷清很多，英特尔与台积电似乎已经将 FinFET 当成标准技术。
FD-SOI 要比 FinFET 落后？答案是否定的。
与 FinFET 技术相比，FD-SOI 的优势更为明显。
FD- SOI（全耗尽绝缘层上硅）技术仍然采用平面型晶体管，其硅薄膜可自然地限定源漏结深，同时限定了源漏结的耗尽区，从而可改善 DIBL(漏致势垒降低)等短沟道效应，改善器件的亚阈特性，降低电路的静态功耗。此外，FD-SOI 晶体管无需沟道掺杂，可以避免 RDF（随机掺杂涨落)等效应，从而保持稳定的阈值电压，同时还可以避免因掺杂而引起的迁移率退化。
体偏压技术(body-bias)是 FD-SOI 技术所独有的特点，也是让该技术最受关注的特点。通过把硅做得极薄，让它可以全部耗尽，所以不会再漏电流。如果再将氧化硅层做的非常薄，同时放入偏置装置(bias)，就可以调节控制这个晶体管。如果放入的是正偏压，可以实现性能快速增强;如果放入的是负偏压，我们实际上可以关掉该装置。让它实现很低的漏电流，大概是 1pA/micron 的水平。
FD-SOI 向后兼容传统的成熟的基板 CMOS 工艺。
在莫大康《SOI 与 FinFET 技术谁更优》一文中可看到 FD-SOI 有以下几大优势：
SOI 工艺的优势：
1. 减少寄生电容，提高器件频率，与体硅相比 SOI 器件的工作频率提高 20-35%。
2. 由于减少寄生电容和降低漏电流，SOI 器件的功耗相比体硅下降 35-70%。
3. 消除了闩锁效应（闩锁效应，即 Latch up， 是指 CMOS 芯片中，由于寄生的 PNP 和 NPN 双极性 BJT 相互影响而产生 在电源和地线之间的一低阻抗通路, 它的存在会使 VDD 和 GND 之间产生大电流。）。随着 IC 制造工艺的发展，封装密度和集成度越来越高，产生闩锁效应的可能性会越来越大。
4. 抑制衬底的脉冲电流干涉,减少软错误的发生。
5. 与硅工艺相容，可减少 13-20%工序。
胡教授曾说：“我当时觉得我们恐怕没有办法搞到可以满足这种条件的 SOI 基体，没有公司能够对外供应硅膜厚度仅有 5nm 的 SOI 晶圆。我当时觉得这不太可能实现，或者说等人们具备这种技术能力时，FinFET 技术可能已经得到了充分的发展。不过两年前法国 Soitec 公司改变了这种情况，他们开始推出 300mm UTB-SOI 的晶圆样品，这些晶圆的顶层硅膜原始厚度只有 12nm，然后再经处理去掉顶部的 7nm 厚度硅膜，最后便可得到 5nm 厚度的硅膜。这便为 UTB-SOI 技术的实用化铺平了道路。”
如何押宝？
半导体厂商应该押宝 FinFET 还是 FD-SOI 工艺技术？这个问题在业内讨论已久，偏向 FinFET 的似乎要多一些。因为大部分半导体厂商的开发工作方向转向了 FinFET 技术。
胡正明教授认为，FinFET 和 UTB-SOI 技术是可以并存的，不过在未来几年内，两者都会想尽办法彼此超越对方成为主流技术。现在 Intel 采用了 FinFET 技术，原因是这种技术可以让微处理器的性能相对更强；而台积电、格罗方德或三星等晶圆代工厂，必须要同时提供以上两种工艺产能服务客户。
胡正明教授曾推测：台积电公司会在 14nm 节点开始采用 FinFET 技术，然后则会为低功耗产品的用户推出应用了 UTB-SOI 技术的产品。而联电公司则会减轻对 FinFET 技术的投资力度，并直接转向 UTB-SOI 技术。而事实的确如此。
除了 FinFET 与 FD-SOI，胡正明教授还有诸多的科学贡献，比如领导研究出 BSIM，从实际 MOSFET 晶体管的复杂物理推演出数学模型，该数学模型于 1997 年被国际上 38 家大公司参与的晶体管模型理事会选为设计芯片的第一个且唯一的国际标准；首先提出热电子失效的物理机制，开发出用碰撞电离电流快速预测器件寿命的方法，并且提出薄氧化层失效的物理机制和用高电压快速预测薄氧化层寿命的方法；首创了在器件可靠性物理的基础上的 IC 可靠性的计算机数值模拟工具。
在这个微缩时代，胡正明教授鼓励半导体从业人员保持信心，曾讲到：“产业的进步需要我们通过不断的改进，过去五十年是这样走过来的，相信未来五十年也会这样走下去。”
与非网原创内容，未经许可，不得转载！
下载ECAD模型
