所谓 SiP 就是 System in Package。大家看到下图是手机内部结构,有个很明显的趋势,里面大部分的器件都是 SiP。整体来看的话,SiP 是一个非常主流的技术方向。从数字、模拟、MEMS 到 Sensor,各种器件都用到了 SiP 技术。
 
下面这张图是 Apple watch,也是一个典型的 SiP 应用。它是一个全系统的 SiP(System in Package)。从 Cross-section S1 SiP 这张图可以看到 AP 和 AP 之上的 DDR,还有一系列的数字和模拟电路,以及光学 / 重力加速度等器件。
 
 
行业内的人都知道,在集成电路有个摩尔定律,它大概讲的是在大概 18 个月的时间里,同样的面积上,晶体管数量增加一倍,但是价格只有之前的一半。摩尔定律支配了整个半导体行业几十年,但是从目前的趋势来看,摩尔定律已经走到了尽头。应该说在 28nm 以后,摩尔定律就已经“死亡”了。因为从目前来看,虽然晶体管数目增加了一倍,但是价格并没有减少到一半。所以大家看到一个明显的趋势,摩尔定律想继续持续下去的两个方向就是 SoC(System-on-chip)和 SiP(System-in-Package)。于是有人提出 More Moore,也就是超越摩尔定律的概念。
 
 
超越摩尔定律的一个方式就是把各种不同的 IP 集成到一个芯片中去,即 SoC。目前最新的技术已经进化到 10nm,而短期内可以量产的工艺有望发展到 7nm。其中比较特殊的一点就是胡正明博士(FinFET 和 FDSOI 的发明人)则认为可以发展到 1nm。但是其结果将导致材料体系的完全改变,需要用到硫化钼来做到 1nm。时间和成本的控制仍很困难,该技术也需要相当长的一段时间才会成熟。所以相对来说,能超越摩尔定律并把密度、成本不断延续下去的便捷和热门的方向应当是 SiP,也就是系统级封装
 
 
系统及封装是目前业内非常期许的方向,如台积电的董事长张忠谋认定 SiP 先进封装是延续摩尔定律的一个重要方向,所以晶圆代工厂的龙头企业台积电已经收购了封装企业,并在 2016 年开始给苹果做封装,坚定的走向了研发 SiP 的方向。
 
前面讲的是一个大的趋势和框架,下面我们梳理一下 SiP 的一些基本概念和定义。
 
SiP 是 System-in-Package 的缩写,可以认为是一个全系统或子系统。如苹果系统则是一个全系统,包括了 AP、存储类、sensor 到电源等。而一些子系统,只实现部分功能的系统,也称为 SiP。所以通常情况下,SiP 的定义是把 Die 和一些元器件,如电阻、电容、电感、滤波、天线、微机电系统甚至光学器件集成起来,称之为 SiP。这些器件可以通过 SMT\ 埋入 \ 集成在 Substrate 上等集成方式实现 SiP 封装。
 
SiP 和 SoP 的系统复杂度和成本之间的关系
 
SiP 的系统复杂程度以及它的上市时间和成本之间是一个线性增加的关系,而 SoC 的上市时间和成本随着系统的复杂程度会呈现一个指数级的上升。另外一方面每一版 SoC 都会花费极其高昂的时间和成本,一旦研发失败,则将会承受巨大的损失。相反,SiP 的 NRE 投入和上市周期则要低得多,一般来说一款 SiP 的上市时间仅需 3 个月。所以相同复杂程度的 SoC 的成本和风险要远高于 SiP。当然,对于出货量极大的产品,如几千万到上亿颗的出货量,从长期来看 SoC 的成本更低,前提是在投片成功以后。
 
SiP 的特点是周期短上市快。不过,如果产品市场可持续好几年的话,从长期来看,SiP 未必比 SoC 便宜。但是现在市场个性化、碎片化严重,并非一个芯片就能满足所有需求,所以 SiP 得到了更多应用。另一方面,SiP 有着 SoC 无法比拟的优势,比如 SiP 能集成 CMOS 工艺,集成砷化镓,集成光学器件,集成无源器件,能把化合物半导体和硅晶圆,甚至微机电系统集成在一起,这是 SoC 无法实现的。
 
典型的 SiP 产品示意图
 
上图为典型的 SiP 示意图,其中系统内部的器件是通过 SMT 互连,中间芯片通过 wire bond 方式互连的,左边芯片通过 Flip Chip 的方式进行互连。而 SiP 和 PCB 之间则通过 Substrate 连接。如今的 SiP 还有许多新的互连方式,比如 TSV、Fanout、埋入基板或埋入芯片等方式。
 
接下来这张图是一个 Intel Core i5 的微处理器,也是一个典型的 SiP。我去 Inter 工厂参观时看到 Inter 的 AP 已经全部采用 SiP。有把 CPU 和 GPU 集成在一起的,也有把 CPU、GPU 和 DDR 集成在一起的,其中还包括许多无源器件。
 
Intel Core i5 微处理器
 

 

那么为什么 Inter 所有的 AP 和 CPU 都做成 SiP 呢?是因为 SiP 如有下列优势:
 
①SiP 技术具有可以得到更小的尺寸;
 
②SiP 技术具有更高的灵活性;
 
③SiP 技术可更快的推向市场;
 
④SiP 技术可将各种半导体工艺集成;
 
⑤SiP 技术具有更低的 NRE 费用。如 16nm 的 mask 费用预计在 500 万美金,而采用 SiP 技术则只需要 40~50 万人民币;
 
⑥SiP 技术具有具有更好的技术参数;
 
⑦SiP 技术具有具有更多的附加值;
 
⑧SiP 技术可以更好的保护知识产权。SiP 将多个芯片和器件塑封在一个封装尺寸内,从物理结构方面将很难被破解。
 
接下来介绍 SiP 的分类和结构:
 
传统的 SiP(Traditional System in Packages)
 
TI TPS 84620 Power Module:MCM-QFN Package
 
上图为一款传统的 SiP(Traditional System in Packages)---- 基于框架的传统的 MCM。而基于基板类的 SiP 封装则可能包括且不限于 ARM 的 CPU、串行的 Flash 和射频线圈等组成。传统的基板类 SiP 封装除了并排放置芯片还有叠芯的方式,我们称之为 Stacked Die Package,这种封装可通过 wire bond 的方式将芯片互连,从而大幅度减小互连引线的长度,提高了电性能,同时减小了封装面积。
 
混合式 SiP(Hybrid System in Packages)
混合式 SiP 业内通常定义为一种 Wire bond 加 Flip Chip 混合封装的方式。典型的应用是将功能为 AP 的 FC 芯片和功能为 LP DDR3 或 LP DDR4 的 WB 芯片混合封装,这样将原本应当在 PCB 端解决的复杂互连,直接在封装系统中完成,使得封装的集成度更高, IO 数目增加,SI 性能也更为优异。同时,该类封装可将不同的搭配方式实现于同一款封装设计中,实现产品的差异化。目前除苹果公司最新的 AP 产品采用的是 Fanout 工艺外,其他 AP 产品仍采用 Package on Package 的方式出货。
 
PoPb(Package on Package bottom)典型封装工艺流程为 Flip Chip→Underfill→基板 top 面植球→塑封→激光开孔→反面植球。该工艺完成了底层封装的制造,上层封装则会根据不同公司的工艺能力,以特殊工艺加工完成。
 
先进 SiP 封装(Advanced System in Package),也可称为中道 SiP(Middle-end SiP)
 
这类 SiP 的典型应用为 Fingerprint Sensor、Embedded SiP 和 2.5D&3D 的 TSV 封装,具体封装形式包括 Wafer-level Molding、Panel-level Embedded Package、TSV Formation、Trench/Cavity Formation、Bumping、RDL Formation、TSV Plating、Wafer-level Bumping 等。
 
MEMS SiP 的一个典型应用为 ST Microelectronics’ accelerometer,这款封装是将一个 sensor 芯片和 ASIC controller 通过塑封的方式集成在 MEMS SiP 封装中。
 
MEMS SiP 的另一个典型应用为 Fingerprint Sensor。华天的 Fingerprint Sensor SiP 产品利用两边 Trench 的专利工艺将 Sensor 芯片和其下的 ASIC 芯片及旁边的器件等通过塑封或 Open Molding 的方式封装,实现了指纹模组的集成。
 
值得一提的是,华天科技已经量产或实现小批量验证阶段的 MEMS SiP 产品应用涵盖了硅麦(Microphone)、重力传感器(G-sensor)、磁传感器(Magnetic sensor)、加速度计(Accelerometer)、压力传感器(Pressure Sensor)、陀螺仪(Gyroscopes)等。并且华天科技的 TSV+Flip Chip SiP 封装采用 under cover glass 结构工艺,目前已成功应用在华为 Mate 9Pro、Posche Design 等产品上。
 
在 2.5D &3D Packages 方面,华天利用 TSV 方式将 FPGA 和 Memory 集成在一起,实现 Altera 的产品应用;并且美光和三星等公司也在高端服务器上将 DDR 通过 TSV 整合在一起实现典型 3D 封装。
 
埋入式 SiP(Embedded SiP)
华天的 Embedded Si Wafer Fanout Technology 专利工艺,是将两颗 Die 埋入硅晶圆的蚀刻槽内,再通过 RDL 方式的方式完成封装。该工艺的优点包括:
 
①产品的低翘曲(Low warpage);
 
②高密度布线(High density routing);
 
③更好的可靠性(Better reliability);
 
④更简单的工艺流程(Simple Process);
 
⑤更好的热性能(Better thermal performance);
 
⑥成本更低(Low cost);
 
⑦更大的芯片尺寸(Large die SiP);
 
⑧更小的封装尺寸(Small form factor)。
 
华天研发的另一款 SiP 产品,2.5D 的 interposer Package Test。则是通过 TSV 的方式将较小的 pitch 通过转接板转接到较大的 pitch 上,其中 TSV 孔直径为 20um,高度为 120um,达到了 1:6 的比例。于此同时华天在研发 3D Package 产品的过程中,利用 TSV 和 TSV 集成的方式实现了极富挑战性的 3D TSV Processor。
 
典型 SiP 的应用领域
Smart Phone(TSV+FC)、CPU+Memory、RF Module、Wearable Devices、Power Module
 
SiP 趋势总结
1990 年是传统 SiP 的天下,2000 年进入混合 SiP 的时代,直到 2010 年开始晶圆级工艺与传统的 FC 和 Wire bond 工艺结合,实现了先进 SiP 封装的高速发展。将 wire bond、FC、wire bond+FC、WL Package、TSV、Trench、Embedded 和 Fanout 等多种工艺结合是 SiP 的发展的趋势。OSAT 厂,也就是传统意义的封装厂已经不仅仅做后道工艺,而像台积电这样的晶圆厂也不仅仅局限于前道工艺,两者都在逐步进入中道工艺的领域。
 
封装设计和多物理域协同设计仿真分析
 
 
要想把各种不同的工艺集成在一起,把各种无机材料和有机材料结合在一起,实现高可靠性,则必须做到热、电、力、流体等多物理域协同设计仿真分析。工程师在每个项目的规划阶段,都需要很清楚的知道各种封装材料的材料属性和结构特性,需要充分考虑到设计和仿真,否则将无法实现成功的 SiP 封装。因此多物理域协同设计仿真分析是 SiP 工艺不可或缺的方法和工具,同时需要积累封装材料特性数据库,以及实测反馈和大量经验的积累。