在世界移动大会 MWC 上海展会上,联想集团、中国移动、赛灵思(Xilinx)、Napatech、锐德世(Radisys)五家公司联合推出了业界首个支持多形态加速硬件、软硬件充分解耦的移动接入网云化方案 。

 

联想集团副总裁、联想研究院企业服务云计算实验室和 5G 实验室负责人黄莹博士表示:“无线网基站云化与虚拟化是 5G 时代的重要技术方向,对运营商优化网络效率、促进业务创新、提升用户体验等方面,均具有深远意义。联想致力打造基于 NFV 技术的端到端产品与服务,在硬件加速与整体软、硬件解决方案等方面持续创新,助力运营商网络云化、虚拟化与智能化的转型。”

 


今年 2 月,中国移动联合全球多家运营商,在 C-RAN 理念的基础上进一步发起了开放智能无线网络(O-RAN)联盟,首次提出“智能管控、开放接口、开源白盒”无线接入网的核心理念,将进一步推进无线网基站的云化和虚拟化,最终实现软硬件解耦的开放设备。

 

NFV 虚拟化平台需要通过引入加速硬件设备进一步提升性能、优化能效、节省成本,这已在业界形成了共识。而目前加速器方案存在功能专一、接口不统一等问题,造成软硬件无法解耦。在这一背景下,中国移动从运营商实际需求出发,提出引入硬件可编程、且接口统一封装的硬件加速解决思路。与联想集团联合行业伙伴积极探索这一理念下的 NFVI 解决方案,取得了阶段性成果。

 

中国移动研究院首席科学家易芝玲博士表示:“中国移动致力于推进统一的硬件加速器封装接口方案的研究,感谢联想公司及合作伙伴的支持。这一方案是在保证软硬件解耦的基础上,利用可编程通用硬件加速器提升 NFV 平台的整体能效,降低综合成本。无线云平台是支撑 O-RAN 整体方案的基础,欢迎业界更多的合作伙伴加入到我们的研究中来,为实现开放、智能的无线接入网而努力。”

 

本次联合展示采用联想 ThinkCloud Accelerator 云加速器方案,包括联想 ThinkCloud NFVI 电信级云平台软件,以及 x86 服务器与交换机硬件;其中 ThinkCloud NFVI 可自动适配不同厂商、不同形态的加速硬件设备,并通过对加速硬件的抽象与虚拟化,向网元应用提供一套统一的 API 接口,降低应用开发与移植复杂度,促进应用软件与加速硬件的充分解耦。

 

联合展示中的加速硬件设备包括基于赛灵思 FPGA 可编程芯片的 Napatech 智能网卡和基于 ASIC 专有芯片的第三方板卡。赛灵思 FPGA 可编程芯片提供了灵活的硬件逻辑编程和可重配置能力与强大的计算性能和能效,可以适用从边缘到核心的众多 NFV 应用场景。基于赛灵思 FPGA 芯片,Napatech 智能网卡方案实现了对 Open vSwitch (OVS)虚拟交换机与无线基站 PDCP 加解密等转发与计算密集型运算的加速,大幅降低 CPU 负载,提升性能,节约成本。

 

赛灵思通信市场部副总裁 Farhad Shafai 表示:“为了满足迅速演进的 5G C-RAN 对敏捷性,可扩展性及灵活性的需求, 在 Napatech 智能网卡上利用赛灵思自适应平台展示了标准开放 API 加速。该智能网卡解决方案通过硬件抽象层 API 为运营商提供了易管理、易部署的解决方案, 并可利用灵活经济的方式满足性能需求。利用运行在联想服务器与云平台软件上的锐德世 Radisys PDCP 协议栈部署基于 C-RAN 加速平台的加速器抽象层 API,展示了电信云中基于 FPGA 的加速所带来的灵活、保证时延及性能收益等优势!”

 

Napatech 首席市场官 Jarrod J.S. Siket 表示:“目前 NFV 用于虚拟化 RAN 的部署模式是使用 x86 服务器,但实际上碰到了主要的性能瓶颈。 若是将复杂的网络与安全任务卸载到基于 FPGA 的 SmartNIC,运营商可以使用通用服务器的架构维持 NFV 模式来进行 VNF 处理,而不会影响 LTE 和 5G 应用所需的性能、延迟成本和功耗目标。”

 

面向 O-RAN 无线网基站的云化和虚拟化,锐德世 Radisys 提供高性能、高扩展性的 4G 与 5G 协议栈。此次合作中锐德世 Radisys 提供了 PDCP 协议栈虚拟化网元,该网元支持在单一虚拟机中运行,并可灵活扩容多虚拟机,满足不同负载情况下处理能力的弹性伸缩。

 

锐德世 Radisys 副总裁、软件及服务解决方案总经理 Neeraj Patel 表示:“锐德世 Radisys 非常高兴能与各方合作伙伴持续协作,共同推动本次面向真实场景部署的 5G vRAN 重要展示。在本次联合展示中,我们的高性能 PDCP 软件协议组,包括 UE 模拟器和网络打流器,与我们生态合作伙伴的软、硬件平台相集成,推动了本次中国移动 RAN 加速展示的成功。”

 

在本次大会上,五家合作公司现场展示了 PDCP 虚拟化网元与 NFVI 软、硬件平台的充分解耦——同样一套 PDCP 网元应用,无需修改,即可自动适配基于 FPGA 和 ASIC 不同形态的加速设备,实现对 ZUC 编解码算法的硬件加速;当系统中不具备加速硬件时,网元应用也可自动采用基于 CPU 的纯软件实现。在性能方面,与 CPU 纯软实现相比,采用赛灵思 FPGA 的 Napatech 智能网卡方案可提升 ZUC 编码吞吐量 10 倍、PDCP 整体吞吐量 3 倍,并且实现时延的 20 倍降低。

 

展望下一阶段工作,五家合作公司计划将进一步优化方案、提升性能;同时也期望业界有更多合作伙伴加入联合研发,促进开源社区接纳可编程通用加速器的方案,以及统一的封装接口方案,最终促进 NFVI 高能效解决方案的成熟,加速 NFV 在无线侧的应用产业落地。