将运算放大器用作比较器,会出现哪些偏差?

2019-08-22 11:03:31 来源:电子发烧友网
标签:

比较器是一种带有反相和同相两个输入端以及一个输出端的器件,该输出端的输出电压范围一般在供电的轨到轨之间。运算放大器同样如此。乍看似乎可以互换,实际上,两者之间还是存在一些重要差异。

 

比较器用于开环系统,旨在从其输出端驱动逻辑电路,以及在高速条件下工作,通常比较稳定。


运算放大器过驱时可能会饱和,使得恢复速度相对较慢。施加较大差分电压时,很多运算放大器的输入级都会出现异常表现,实际上,运算放大器的差分输入电压范围通常存在限制。运算放大器输出也很少兼容逻辑电路。

 

但是仍有很多人试图将运算放大器用作比较器。这种做法在低速和低分辨率时或许可行,但是大多数情况下结果并不理想。今天小编就给大家说说这“结果并不理想”的原因~

 

1速度不同

大多数比较器速度都很快,不过很多运算放大器速度也很快。为什么将运算放大器用作比较器时会造成低速度呢?

 

比较器用于大差分输入电压,而运算放大器工作时,差分输入电压一般会在负反馈的作用下降至最低。当运算放大器过驱时,有时仅几毫伏也可能导致过载,其中有些放大级可能发生饱和。这种情况下,器件需要相对较长的时间从饱和中恢复,因此,如果发生饱和,其速度将比始终不饱和时慢得多(参见图1)。

 

图1:放大器用作比较器时的放大器速度饱和效应

 

过驱运算放大器的饱和恢复时间很可能远远超过放大器的正常群延迟,并且通常取决于过驱量。由于仅有少数运算放大器明确规定从不同程度过驱状态恢复所需的时间,因此,一般说来,有必要根据特定应用的具体过驱情况,通过实验确定放大器的特性。

 

对这类实验的结果应持谨慎态度,通过比较器(运算放大器)的传播延迟值(用于最差条件下的设计计算)应至少为所有实验中最差值的两倍。

 

2 输出作用不同

比较器的输出端用于驱动特定逻辑电路系列,运算放大器的输出端则用于在供电轨之间摆动。

 

通常,运算放大器比较器驱动的逻辑电路不会共用运算放大器的电源,运算放大器轨到轨摆动可能会超出逻辑供电轨,很可能会破坏逻辑电路,引起短路后还可能会破坏运算放大器。

 

有三种逻辑电路必须考虑,即ECL、TTL和CMOS——

ECL是一种极快的电流导引逻辑系列。基于上述原因,当应用中涉及ECL的最高速度时,运算放大器不太可能会用作比较器,因此,通常只需注意从运算放大器的信号摆幅驱动 ECL逻辑电平,因杂散电容造成的额外速度损失并不重要。只需采用三个电阻即可,如图 2所示。

 

图2:驱动ECL逻辑电路的运算放大器比较器

 

图中选用了R1、R2和R3,当运算放大器输出为正值时,栅级电平为–0.8 V,当输出较低 时,栅级电平为–1.6 V。ECL有时候采用正电源而不是负电源(即另外一个供电轨接地),采用的基本接口电路相同,但是数值必须重新计算。

 

虽然CMOS和TTL输入结构、逻辑电平和电流差别很大(尽管有些CMOS明确规定可以采用 TTL输入电平工作),但由于这两种逻辑电路都在逻辑0(接近0 V)和逻辑1(接近5 V)时工作,因此非常适合采用相同的接口电路。

 

图3:驱动TTL或CMOS逻辑电路的运算放大器比较器

 

最简单的接口采用单个N沟道MOS晶体管和一个上拉电阻RL,如图3所示。用NPN晶体管、RL ,外加一个晶体管和二极管也可以组成类似的电路。这些电路简单、廉价且可靠,还可以连接多个并联晶体管和一个RL ,实现“线或”功能,但是0-1转换的速度取决于RL 值和输出节点的杂散电容。RL 值越低,速度越快,但是功耗也会随之增加。通过采用两个 MOS器件、一个P沟道和一个N沟道,可以组成一个只需两个器件的CMOS/TTL接口,每种状态下都没有静态功耗(参见图4)。

 

图4:内置CMOS驱动器的运算放大器比较器

 

此外,只需改变器件的位置,就可以设置成反相或同相。但是,当两个器件同时打开时,开关过程中势必会产生较大的浪涌电流,除非采用集成高通道电阻的MOS器件,否则就可能需要使用限流电阻来减小浪涌电流的影响。该图和图3中的应用所采用的MOS器件栅源击穿电压VBGS在每个方向都必须大于比较器的输出电压。MOS器件中常见的栅源击穿电压值VBGS > ±25 V,这一数值通常绰绰有余,但是很多MOS器件内置栅级保护二极管,会减小这一数值,所以这些器件不应采用。

 

3 输入考虑因素
对于用作比较器的运算放大器,还需考虑与其输入相关的多种影响因素。工程师对所有运算放大器和比较器做出的第一级假设是:它们具有无穷大的输入阻抗,并且可视为开路(电流反馈(跨导)运算放大器除外,这种运算放大器同相输入端具有高阻抗,但反相输入端只有几十欧姆的低阻抗)。

 

但是很多运算放大器(尤其是偏置补偿型运算放大器,如OP-07及其很多后继产品)都内置保护电路,以防止大电压损坏输入器件。

 

其它运算放大器则内置更复杂的输入电路,在施加的差分电压小于几十毫伏时只具有高阻抗,或者在差分电压大于几十伏时可能会损坏。因此,将运算放大器用作比较器时,如果施加大差分电压,必须仔细研究数据手册,才能确定输入电路的工作方式。(采用集成电路时,务必研究数据手册,确保其非理想特性(每个集成电路都存在一些非理想特性)兼容推荐的应用——本文中这点尤为重要。)图5所示为内置防止大差分电压输入二极管的运算放大器。

 

图5:具有保护功能的运算放大器输入结构

 

当然,有一些比较器应用不存在大差分电压,即使存在,比较器输入阻抗相对而言也不太重要。这种情况适合将运算放大器用作比较器,其输入电路表现为非线性,但是涉及的问题必须考虑,不能忽视。

 

对BIFET运算放大器而言,如果其输入接近其中一个电源(通常为负电源),几乎都会表现异常。其反相和同相输入可以互换。如果运算放大器用作比较器时发生这种情况,涉及的系统相位将会反转,造成极大不便。要解决这一问题,还是必须仔细阅读数据手册,确定合适的共模范围。

 

而且,没有负反馈意味着与运算放大器电路不同,输入阻抗不必乘以开环增益。因此,输入电流会随着比较器开关而变化。因此,驱动阻抗和寄生反馈对影响电路稳定性起着重要作用。负反馈往往会使放大器保持在线性区域内,正反馈则会使其饱和。

 

最后的建议

运算放大器设计的目的不是用作比较器,因此,不太建议这种做法。尽管如此,在某些应用中,将运算放大器用作比较器却是正确的设计决策,关键是要慎重考虑后再做出决策,并确保所选运算放大器能达到预期的性能。因此,必须仔细阅读数据手册,认真考虑非理想运算放大器性能的影响,并计算出运算放大器参数对应用的影响。由于运算放大器以非标准方式使用,可能还必须进行某些实验——实验所用的放大器不一定具有典型性,因此,解读实验结果时不宜过于乐观。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
第二代 Zynq UltraScale+ RFSoC 器件已投产

屡获殊荣的 Xilinx® Zynq® UltraScale+™ RFSoC 将高性能数据转换器集成于一个硬件可编程的 SoC 上,面向支持 5G 海量 MIMO 的业界唯一灵活应变型单芯片射频平台。第二代器件现已全面投产,可及时为最新 5G 频段提供支持。

分立差动放大器与集成解决方案

经典的分立差动放大器设计非常简单。一个运算放大器和四电阻网络有何复杂之处?

圣邦股份:乘风而起的模拟芯片龙头

圣邦股份作为我国模拟芯片龙头,主要从事高性能模拟芯片设计和销售,拥有信号链和电源管理两大类1200余款产品。公司不断拓展消费电子、通信设备、工控医疗等既有市场领域,同时,积极布局物联网、新能源汽车、人工智能等新兴应用领域。

从实践角度入手,了解高速电路布线方法

印制电路板(PCB)布线在高速电路中具有关键的作用,但它往往是电路设计过程的最后几个步骤之一。高速PCB布线有很多方面的问题,关于这个题目已有人撰写了大量的文献。本文主要从实践的角度来探讨高速电路的布线问题。

Xilinx推出拥有900万个系统逻辑单元的全球最大 FPGA

自适应和智能计算的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P,从而进一步扩展了旗下 16 纳米 (nm) Virtex® UltraScale+™ 产品系列。

更多资讯
全球半导体销售额上半年同比下降 14%,今年的半导体行业“不行”了?

与非网 9 月 13 日讯,半导体行业衰退,从各大半导体上市公司的半年报中可见一斑。

全球半导体制造设备第二季度出货量同比降低 20%,半导体行业的“寒风”吹到了设备端?

与非网 9 月 12 日讯,半导体行业不景气,牵连了半导体制造设备市场,2019年第二季度全球半导体制造设备出货量均有所下降。

半导体人才争夺战打响,台积电对人才的吸引力更强?

与非网 9 月 12 日讯,中美贸易战让我们知道了人才的重要性,关于台湾半导体人才是否会流失,台湾专家给出了他的看法。

【艾拉比】基于乐鑫ESP8266的STM32+WIFI的OTA案例分享

本篇案例我们将换个方向,详细介绍如何通过WIFI模组将STM32F469的下载差分包,并且利用艾拉比的差分技术进行升级。

广州超视堺项目面板厂推迟生产,正在寻找新投资者注资

与非网 9 月 12 日讯,据消息人士称,富士康创始人郭台铭投资新建的广州超视堺先进液晶面板工厂正在寻找新投资者提供注资。