本章节介绍用于处理和表示互连寄生(interconnect parasitics)现象的各种技术,以验证设计的时序。

 

  • 在数字设计中,将标准单元或块(block)的引脚连接在一起的线(wire)称为网络(net)。网络通常只有一个驱动,但它可以驱动多个扇出单元或块。物理实现(physical implementation)后,网络可以在芯片的多个金属层上移动,各种金属层可以具有不同的电阻和电容值。对于等效的电气表示,通常将网络划分为多个段(segment),每个段均由等效的寄生参数表示。我们也将段称为互连走线(interconnect trace),也就是说,它是特定金属层上网络的一部分。

 

4.1 互连 RLC

互连电阻(R)来自设计实现中各种金属层和过孔(vias)中的互连走线。图 4-1 是一个穿越各种金属层和过孔的网络示例。因此,可以将互连电阻视为单元的输出引脚与扇出单元的输入引脚之间的电阻。

 

图 4-1

 

互连电容(C)也来自金属走线,包括接地电容以及相邻信号路径之间的电容。

 

互连电感(L)是由于电流环路而产生的,通常,电感效应在芯片内可以忽略不计,仅在封装和板级分析中考虑。在芯片级设计中,电流环路又窄又短,这意味着电流返回路径是通过电源或地信号而紧密相连的。在大多数情况下,时序分析不考虑片上电感,片上电感分析的任何进一步描述都超出了本书的范围。接下来仅分析互连电阻和互连电容的表示方法。

 

理想情况下,互连走线一部分的电阻和电容(RC)用分布式(distributed)RC 树表示,如图 4-2 所示。在此图中,RC 树的总电阻和总电容 Rt 和 Ct 分别等于 Rp * L 和 Cp * L,其中 Rp 和 Cp 分别是单位长度走线的互连电阻和电容值,L 是走线长度。Rp 和 Cp 值通常是从各种配置下提取的寄生参数中获得的,并由 ASIC 代工厂提供。

 

图 4-2

 

RC 互连可以通过各种简化模型来表示,这些将在下面的小节中进行介绍。

 

T 模型

使用 T 模型表示时,总电容 Ct 被建模为在电阻树中间的连接。总电阻 Rt 被分为两部分(每部分为 Rt / 2),Ct 连接在电阻树的中点,如图 4-3 所示。

 

图 4-3

 

π模型

在如图 4-4 所示的π模型中,总电容 Ct 被分为两部分(每部分为 Ct / 2),并连接在电阻的两侧。

 

图 4-4

 

通过将 Rt 和 Ct 分成多个部分,可以获得分布式 RC 树的更准确表示。若分为 N 个部分,则每个中间部分的电阻和电容值分别为 Rt / N 和 Ct /N,而两端部分需要根据 T 模型或π模型的概念来进行建模。图 4-5 中两端部分使用了 T 模型进行建模,而图 4-6 中两端部分使用了π模型进行建模。

 

图 4-5

 

图 4-6

 

4.2 线负载模型

在进行布局规划(floorplanning)或布局(layout)之前,可以使用线负载模型(wireload models)来估计由互连线带来的电容、电阻以及面积开销。线负载模型可用于根据扇出数量来估计网络的长度,线负载模型取决于块(block)的面积,具有不同面积的设计可以选择不同的线负载模型。线负载模型还可以将网络的估计长度映射(map)为电阻、电容以及由于布线而产生的相应面积开销。

 

块内的平均走线长度与块的面积密切相关:随着块面积的增加,平均走线长度也会增加。图 4-7 显示,对于不同的面积(芯片或块),通常将使用不同的线负载模型来确定寄生效应。因此,下图中面积小的块的电容比较小。

 

图 4-7

 

以下是一个线负载模型的例子:

 

 

resistance 是互连线单位长度的电阻值,capacitance 是互连线单位长度的电容值,area 是互连线单位长度的面积开销,slope 是用于扇出 - 长度(fanout_length)表中未指定的数据点的外推斜率。

 

图 4-8

 

线负载模型描述了互连线长度与扇出之间的函数关系,上面的示例如图 4-8 所示。对于表中未明确列出的任何扇出值,可使用具有指定斜率的线性外推法计算得到互连线长度。例如,扇出为 8 时可进行如下计算:

 

  • 互连线长度 = 4.1 + (8 - 5) * 0.5 = 5.6 电容值 = 5.6 * 1.1 = 6.16 电阻值 = 5.6 * 5 =28.0 面积开销 = 5.6 * 0.05 = 0.28

 

上述计算结果中长度、电容、电阻、面积的单位都会在库(library)中指定。

 

4.2.1 互连树

一旦确定了预布局(pre-layout)后互连线的电阻电容估计值(即 Rwire 和 Cwire),下一个问题便是互连结构。互连 RC 结构相对于驱动单元该如何分布呢?这一点很重要,因为从驱动引脚(driver pin)到负载引脚(load pin)的互连延迟取决于互连的结构。通常,互连延迟取决于沿路径的互连电阻和电容大小。因此,延迟值可能会有所不同,具体取决于给这个网络(net)假定的拓扑结构。

 

对于预布局估计,可以使用以下三种不同形式来表示互连 RC 树(见图 4-9)。请注意,每个互连线的总长度(以及电阻和电容估计值)在这三种情况下是相同的。

 

图 4-9

 

  • Best-case tree

 

在最佳情况树中,假定负载引脚在物理上与驱动引脚相邻。因此,到负载引脚的路径中都没有互连电阻,来自其它扇出引脚的所有互连线电容和引脚电容仍然作为驱动引脚上的负载。

 

  • Balanced tree

 

在这种情况下,假定每个负载引脚都在互连线的一部分上,并且每条到达负载引脚的路径上的总电阻和电容都相等。

 

  • Worst-case tree

 

在最差情况树中,假定所有负载引脚都集中在互连线的另一端。因此,每条到负载引脚的路径上都会有全部的互连线电阻和电容。

 

4.2.2 指定线负载模型

使用以下命令指定线负载模型:

 

set_wire_load_model "wlm_cons" -library "lib_stdcell"

 

以上命令表示使用单元库 lib_stdcell 中的线负载模型 wlm_cons。

 

当一个网络跨越了设计层次(hierarchical)的边界时,可以基于线负载模式(wireload mode)将不同的线负载模型应用于每个层次中网络的不同部分。这些线负载模式是:

 

  • topenclosedsegmented

 

可以使用 set_wire_load_mode 来指定线负载模式:

 

set_wire_load_mode enclosed

 

在 top 线负载模式下,层次结构中的所有网络都将继承顶层(top)的线负载模型,即忽略下级层级中指定的任何线负载模型。因此,顶层的线负载模型具有优先权。对于图 4-10 所示的例子,块 B1 中指定的 wlm_cons 线负载模型优先于块 B2、B3 和 B4 中指定的所有其它线负载模型。

 

图 4-10

 

在 enclosed 线负载模式下,将完全包含网络的那个块中使用的线负载模型用于整个网络。对于图 4-11 中所示的例子,网络 NETQ 被完全包含在块 B2 中,因此将块 B2 的线负载模型 wlm_light 用于该网络。同理,完全包含在块 B3 中的网络使用 wlm_aggr 线负载模型,而完全包含在块 B5 中的网络使用 wlm_typ 线负载模型。

 

图 4-11

 

在 segmented 线负载模式下,网络的每段(segment)都从包含该段的块中获取其线负载模型,网络的每个部分都在该层次内使用适当的线负载模型。图 4-12 举例说明了一个网络 NETQ,它的三段分别在三个块中。B3 块中此网络的扇出互连使用 wlm_aggr 线负载模型,B4 块中使用 wlm_typ 线负载模型,B2 块中使用 wlm_light 线负载模型。

 

图 4-12

 

通常,是根据模块的芯片面积来选择线负载模型的。但是,可以根据用户的判断修改或更改它们。例如,可以为面积在 0 到 400 之间的块选择线负载模型 wlm_aggr,为面积在 400 到 1000 之间的块选择线负载模型 wlm_typ,为面积大于 1000 的块选择线负载模型 wlm_cons。线负载模型通常在单元库中定义,但是用户也可以自定义线负载模型。可以在单元库中将默认的线负载模型指定为:

 

default_wire_load : "wlm_light" ;

 

在单元库中定义了一个线负载模型选择组,该组根据面积选择线负载模型,以下是一个示例:

 

 

单元库可以包含许多这样的选择组。通过使用 set_wire_load_selection_group,可以选择特定的一个组供 STA 使用。

 

set_wire_load_selection_group WireAreaSelGrp

 

本节介绍了在物理实现之前(即在预布局阶段)估算寄生参数的建模过程。下一节将介绍从布局中提取得到的寄生参数的表示方法。