在过去的一周里,台积电举办了 2021 年技术研讨会,分享了其芯片制造能力和极紫外(EUV)光刻技术进展等细节。目前台积电拥有全球一半的EUV光刻机,并负责全球一半以上采用先进工艺制造的芯片制造。

 

台积电介绍了采用先进工艺的产能将保持30%年复合增长率,包括了16nm、12nm、7nm和5nm工艺节点,其中5nm是现阶段台积电客户使用的最新技术。到今年年底,台积电的7nm工艺节点产能将比2018年提高四倍。而5nm工艺节点产能则计划比去年多一倍,到2023年则多四倍。这些计划针对的是7nm和5nm工艺节点及其改进型工艺,也就是包括4nm和6nm工艺,4nm会在今年第三季度开始风险量产。

  

台积电表示,7nm和6nm工艺的缺陷密度持平,但制造的时间会缩短,而5nm和4nm工艺的缺陷密度会比7nm和6nm工艺有所下降,4nm工艺的芯片尺寸将缩小4%。另外3nm工艺节点上,第一年的流片次数是5nm工艺的两倍多。Wccftech表示,台积电会在2nm工艺节点上引入纳米片晶体管,取代目前的FinFET结构,以更好地控制阈值电压。2nm工艺仍在研发阶段,如果一切顺利,将会在2023年试产。

  

台积电位于中国台湾台南的Fab 18晶圆厂将负责3nm工艺芯片的生产,目前还负责制造5nm工艺的产品,并会进一步扩充产能。台积电计划在新竹兴建一座新的晶圆厂,将被命名为Fab 20,负责2nm工艺的生产。

 

台积电还解决了当前围绕半导体需求的问题,并宣布正在建设用于先进封装生产的新工厂。与首席执行官 CC Wei 博士一起参加主题演讲的还有 AMD 首席执行官 Lisa Su 博士、高通公司总裁(即将成为首席执行官)Cristiano Amon 以及 Ambiq 的创始人兼首席技术官 Scott Hanson。

 

作为会议的一部分,台积电为AnandTech提供了对业务发展高级副总裁 Kevin Zhang 博士和台积电欧盟总裁 Maria Marced 博士的 30 分钟采访,以此作为了解更多台积电发展方向和合作的机会与行业合作伙伴。台积电确实要求我们仅就技术问题和与其技术研讨会上的公告相关的问题进行提问,而不是讨论当前的全球政治话题。

 

 

Kevin Zhang 博士从设计技术团队提拔后,担任台积电业务发展高级副总裁已近一年。在加入台积电之前,张博士作为英特尔院士在英特尔工作了 11 年,成为技术与制造事业部的副总裁以及电路技术总监。张博士在技术会议和研究期刊上发表了 80 多篇论文,拥有 55 项集成电路技术专利,并拥有电气工程博士学位。张博士将担任 ISSCC 2022 的会议主席。

 

Maria Marced 博士是台积电欧洲总裁,负责推动公司在该地区的战略和发展,自 2007 年以来一直担任该职位。在此之前,Marced 博士在 NXP 工作了 4 年,在英特尔工作了 19 年。并担任类似的最高职位。Marced 博士担任 GSA(全球半导体联盟)的 EMEA 领导委员会主席,是 CEVA 董事会成员,并拥有电信工程博士学位。

 

以下为采访原文。

 

处于领先地位的台积电

Ian Cutress:台积电表示,自 2019 年以来,它一直在内部生产 EUV 薄膜(EUV pellicle ),而台积电现在正在大幅增加薄膜的生产。在制造中的使用范围有多大,它如何进一步提升台积电相对于其他晶圆厂的竞争优势?

 

Kevin Zhang:我们显然已经在内部投资了这个领域,我认为这对我们来说是一项非常独特的技术。我们能够利用它来实现我们的 EUV 大规模生产。如果你看看我们在 7 nm、6 nm 和现在的 5 nm 上运行的方式,所有这些都使用 EUV,显然我们取得了巨大的进步。所以这绝对是我们认为我们凭借独特的技术优势做得很好的领域。

 

Maria Marced:有一件事,因为我在阿姆斯特丹,所以我们与 ASML 比较接近——我们接受过他们的特殊培训。我可以告诉你,在内部进行这种生产确实可以让我们延长mask的使用寿命。通常在 EUV 中,掩膜会变脏,因此,在较短的期限内,这确实有助于我们提高 EUV 和掩膜的生产率。

 

IC:那么,在现场使用它意味着您购买mask的流程减少了,并且由于流程减少而变得更少被污染?

 

MM:没错。

 

 

IC:我们通常将复杂的专业技术与领先的客户联系起来。考虑到这些客户往往是低个位数,与开发和探索新技术相比,台积电如何平衡开发客户需要的封装技术?

 

KZ:例如,在领先节点,我们一直是领先者——技术领先者。我们希望继续推动硅技术的进步,并与主要客户合作以优化我们的技术。所以这绝对是我们继续推动未来增长的领域。但话虽如此,我仍然认为专业技术在我们为客户提供的整体技术中也起着非常重要的作用。我们的许多客户无法在没有 20 nm 配套芯片的情况下交付基于 5 nm 的单个芯片。例如,如果您查看手机,就会发现有多个芯片和许多配套芯片。汽车也是一样——你有一个先进的芯片,但你也需要大量基于成熟技术的微控制器。

 

所以我认为我们在平衡我们的整体技术开发工作方面做得很好。在过去的几十年里,我们对成熟的技术进行了大量投资。如果您查看我们的整体技术路线图,我们会提供当今市场上最先进的专业技术产品。我认为Maria 可能会从欧洲的角度添加一些颜色。

 

MM:我唯一要补充的是,了解客户的系统复杂性对我们来说非常重要。此外,特别是通过这些技术来完成整个系统的物料清单,它有助于我们更好地了解系统架构的发展方式,从而为我们的客户做得更好。

 

IC:那么其中有多少取决于客户的具体要求,而不是研究客户还不知道他们需要的新技术?

 

KZ:例如,从组织的角度来看,我们有一个单独的团队。我们有一个独立的团队,一个研究下一代的研究团队。我们真的很期待探索不同的事物。它还需要大量的市场投入和客户投入。帮助指导一些探索性工作。所以这是一个非常动态的过程,在我们之间、我们内部以及我们与客户之间非常互动。

 

 

IC:台积电已经非常明确地表示,会继续使用 FinFET,直至 3 nm,并在 2 nm 时转向 Gate-All-Around。相比之下,竞争对手在发展的早期阶段已经转向 GAA。您能否描述台积电如何权衡其希望处于这些先进技术的领先地位,以及为其生产线保持相同的 FinFET?

 

KZ:我们选择 FinFET 技术作为 3 nm 的原因有两个。

 

第一,我们必须想办法将技术改进为更高的能效、更高的性能和内部密度。终端客户其实并不关心它是 FinFET 还是 Nanosheet。他们想从产品的角度来看待它——可以为客户带来什么样的功率、性能和密度优势。最后才是最重要的。所以我们看看我们的 FinFET 技术,我们看看我们的创新能力,我们发现了一个非常强大的旋钮,一个创新的旋钮,它允许我们将 FinFET 技术扩展到 3 nm,同时还实现了实质性的全节点缩放优势。这就是第一个原因。

 

第二个原因也是时间表。我们希望确保在合适的时间,我们能够提供最先进的技术。因此,从先进技术发展的角度来看,可预测性非常重要。我们的客户非常重视日程安排!因此,将两者结合起来,我们决定继续使用 3nm 的 FinFET。我们相信在 2022 年至 2023 年的时间范围内,我们的 3 nm 将为市场带来最先进的逻辑技术。

 

IC:您如何平衡推动工艺密度与设计复杂性,例如 1D 与 2D 金属布线?目前领先节点有哪些可能性?

 

KZ:我们查看所有不同的指标。归根结底,我们会真正考虑产品级别、系统级别以及我们可以为客户带来什么样的整体扩展优势。当我谈到扩展优势时,我指的是整体功耗/性能和成本。这必须在系统级别完成,而不仅仅是在芯片级别。

 

过去,二维缩放主导了一切,但现在我们必须更多地关注系统层面。例如,您注意到我们花费了大量精力和投资来开发芯片级集成方案:我们有 2D、2.5D 和 3D 向前发展。这一切都在发挥作用,为未来提供一个完整的系统级解决方案。我想你会看到越来越多基于先进的芯片级集成技术的应用。晶体管的开发仍然很重要,不要搞错,这将继续非常非常重要。为客户提供最好的节能晶体管仍然非常重要,但这还不够。

 

我们着眼于系统级别的整体扩展。在技术、技术的不同方面和产品系统级设计之间进行了大量的协同优化。

 

 

IC:随着工艺节点的缩小,金属层上的电阻变得越来越成问题。关于创新的解决方案,以及奇特的材料与铜互连,这只是在这方面进行更多研究的一个案例吗?或者我们是否需要付出更多的努力来增加和布线更高的金属层?

 

KZ:我认为在我们先进技术介绍的研究会议上,我们确实介绍了一些后端工作。例如,我们正在继续优化铜晶界(  copper grain boundary),为我们的整体芯片技术和新技术带来更低电阻的金属线。此外,对于电介质,我们继续寻找创新材料来改善寄生电容中的电介质。所以,这些东西正在被积极研究。

 

3D 集成还可以为后端的整个性能要求提供替代解决方案。您可以改为在 2 维空间中从 A 路由到 B,或者可以在 3 维中将 A 垂直路由到 B。在某些情况下,通过垂直走线,您可以减少 RC 线的总长度,并显着减少通过延迟。所以所有这些事情都必须向前看。

 

IC:所以看看新技术,当我们超越 Gate-All-Around 时,两个最有前途的技术是 2D 晶体管和碳纳米管。台积电最近发布了一篇关于二维晶体管新发展的论文,引起了很多媒体的关注。你能评论一下看起来更有希望的吗?

 

KZ:所有这些先进的晶体管材料都有一定的优势。这就是为什么我们花费早期的研发努力来探索这些,但那些仍然很遥远。还有很多事情需要更好地理解,尤其是将这些新材料、新架构带入大规模制造基地需要付出巨大努力。所以我们还有很多工作要做。但好消息是我们并不缺乏新的想法。我们正在探索的新事物很多,它们都有一定的优势。因此,我们只需要弄清楚如何将它们整合在一起,为我们未来客户的应用程序提供最引人注目的整体技术解决方案。

 

IC:关于与 ASML 合作的研究,他们谈到了未来的 EUV 发展,例如High NA(数值孔径)光学。他们一直在和我们谈论这件事!但作为其延伸,您能否谈谈台积电在后 EUV 技术方面必然会做些什么?

 

KZ:我们着眼于所有不同的技术选项。我们在会议上谈到了材料创新,将新材料集成到硅上,使我们能够实现更好的传导和更节能的晶体管。这些是我们拥有研究团队和早期研发团队来开发和探索所有不同选择的重要领域。

 

在光刻方面,显然它仍然是缩放几何形状的一个非常重要的部分。因此,我们确实有一个团队也在研究如何最大化 EUV,以在未来打印更紧密的间距。所有这些都在为技术选择的未来而探索。

 

冲出亚洲

IC:关于这些最先进的技术和领先的能力,在欧洲,我们听说台积电的竞争对手正在投资他们的欧洲工厂。我们不一定从台积电那里听说过同样的事情。这有什么特别的原因吗?或者有什么要宣布的吗?

 

MM:嗯,我们不排除任何事情。但是,今天,我没有任何细节可以与您分享!

 

IC:关于您的欧洲客户 ,只有少数处于领先地位?他们中的大多数都依赖于较旧的工艺技术、专业技术——例如德国的大型汽车工业。我们不一定看到有很多希望从欧洲业务中脱颖而出。你能评论吗?

 

MM:欧洲的主要领域是汽车、工业,但欧洲也非常重要的领域是物联网 (IoT)。这些细分市场需要的技术更多是专业方面的,更多的是先进的,不仅是成熟的,而且是先进的技术。

 

IC:我们显然看到了对人工智能的大量半导体需求。很多客户都想要领先的解决方案,但也有很多对更成熟节点上的边缘产品的需求。您能否谈谈在人工智能方面的需求如何变化方面的发展,也许提到欧盟,因为中国和北美受到关注?

 

MM:嗯,即使在英国,你也有优秀的 AI 公司!您知道其中之一是我们多项计划的早期采用客户之一(Ian:Graphcore 已经宣布与台积电在 3nm 上合作)。但同样在以色列,我们看到了很多围绕人工智能的活动。因此,在欧洲、中东和非洲,我们看到人们对人工智能非常感兴趣,甚至欧盟也有一些活动倾向于他们所谓的欧洲处理器计划 ( EPI ),该计划围绕人工智能的使用展开。

 

所以是的,我们看到了很多活动。事实上,今天我很自豪,在我在会议上的演讲中,我收到了来自巴塞罗那大学的 Matteo Vallejo 的一封电子邮件,该大学对人工智能非常感兴趣。所以当然,中国和美国在高性能计算方面总是非常先进,但我们也看到欧洲对人工智能有很多兴趣,以及大量的 VC 资金。

 

IC:台积电喜欢宣传收入来自哪里,从北美获得的收入比例似乎在增加,以牺牲欧洲的比例为代价。我们应该考虑欧洲是否有任何逆风或顺风?

 

MM:我认为主要原因是因为欧洲的主要细分市场是汽车、工业和物联网。这些细分市场仍在使用成熟的先进技术和专业技术,而且很多这些终端产品的平均售价较低,这在收入百分比方面造成了很大差异。这是如何向前发展的?快速,因为汽车和工业,特别是作为工业 4.0 和物联网的一部分,是因为 AI 产品正在快速转向更先进、更前沿的技术。所以我真的很期待这个比例在未来会发生很大的变化。

 

IC:台积电拥有三个主要地理区域 ——台积电亚洲、台积电北美和台积电 EMEA。这些独立组织彼此之间有多少——发生了多少协作?鉴于公司经常在全球或多个市场开展业务,拆分是否正确?

 

MM:哦,这是一个有趣的问题!我真的相信公司是集中的,在英特尔工作了很多年(Maria在英特尔工作了 19 年),我真的相信公司是集中的,并且有一个来自公司领导层的方向。所以我们根本就不是独立的组织!我们非常依赖对方,我可以告诉你我通常大部分时间都在台湾旅行——现在与台湾进行视频会议。但是我们绝对有一个方向,而且我们可以很好地互补。我认为欧洲正在带来一些不同的东西,它更多地关注和围绕专业。这是我们发挥关键作用的地方。我们真的是一家有一个方向的公司。

 

建设和扩张

IC:转向封装,公司首席执行官提到台积电有五个晶圆厂支持 SoIC 和一个新的晶圆厂,产能更大。通常我们每个月都会测量晶圆的生产晶圆厂,那么我们应该如何考虑这些新的 SoIC 设施的吞吐量?

 

KZ:我不能给你一个具体的产能数字,但我只能说我们真的在投资我们的后端能力和产能。这是因为我们确实看到了一个趋势,即越来越多的客户希望利用我们的高级封装选项,包括 CoWoS、InFO 以及未来的具有 3D 集成的 SoIC。因此,这就是为什么我们不仅要在研发方面进行投资,还要在产能方面进行投资,为未来的增长做准备。

 

对于 3D 封装产能指标,这取决于您所做的配置类型。有时,您可能会使用更成熟的节点集成一个非常先进的小芯片,并减去一个或减去两个节点,因此您可能必须以不同的方式计算总体积。这一切都取决于具体的产品配置。也许在未来,我们将不得不想出一种方法来更好地衡量数量并报告数字。对于定义体积,当你谈到3D集成时,可能是我们计算最终集成部件的数量。

 

IC:台积电目前有四家封装厂,第五家(称为AP6)正在淳安(Chunan)建设。AP6 将拥有台积电全球 50% 以上的封装产能。将台积电所有封装的大部分集中在一个区域是否有任何积极或消极的影响?

 

KZ:我们做了很多平衡——建立更大规模的制造设施对我们来说是一个优势。我想你可能已经知道我们今天在大规模建造 Gigafabs。我认为这是我们可以为客户带来的关键经济效益,降低成本,也将转嫁给客户。但是我们必须考虑如何将其传播到不同的地方。我们正在这样做,以确保我们保持一定的平衡。同样,我们正在离台湾很远的亚利桑那州建厂!

 

IC:说到封装和 OSAT 瓶颈。当与我们的听众交谈时,他们中的一些人似乎认为这是晶圆吞吐量造成的,而其中一些人认为这归结为封装吞吐量。我不一定想问你哪一个是最瓶颈的,但我想问问台积电如何提高客户订单的吞吐量。我们已经谈到了台积电扩大其封装能力,但台积电在这里能做些什么?

 

KZ:我认为在技术方面,您的读者希望将其视为晶圆技术是瓶颈,或者封装技术是瓶颈。实际上,我的看法是我们如何找到最佳解决方案,在系统级别将所有部分组合在一起,以提供最佳结果。如果你回顾一下半导体技术,它是从二维事物开始的,摩尔定律是关于晶体管密度、缩放比例和经济性的。但是现在,随着我们向前发展,我看到整个行业都在朝着更高水平的集成发展。在 ISSCC 等技术会议上,您会看到人们不仅谈论晶体管级设计,还谈论系统级性能,以及如何将所有功能和所有部件组合在一起。将来,我认为这种趋势将继续下去,因此真正要与您的客户合作,针对他们给定的产品应用,考虑到他们独特的系统级要求,以及如何以最佳方式将所有部分组合在一起。这就是我对未来的看法。

 

MM:我们的关键是我们合作创新。与我们的客户合作是我们真正创新的最佳方式,允许他们进行创新,同时促进我们自己的创新。

 

IC:DTCO(设计技术协同优化)是充分利用前沿技术的一个组成部分。DTCO 是否变得越来越复杂,或者随着台积电及其客户了解实现良好 DTCO 背后的过程,它是否正在加速?你能谈谈吗?

 

MM:我们的关键是我们合作创新。与我们的客户合作是我们真正创新的最佳方式,允许他们进行创新,同时促进我们自己的创新。

 

IC:DTCO(设计技术协同优化)是充分利用前沿技术的一个组成部分。DTCO 是否变得越来越复杂,或者随着台积电及其客户了解实现良好 DTCO 背后的过程,它是否正在加速?你能谈谈吗?

 

KZ:我认为我们的客户在过去几代人的设计技术协同优化中受益匪浅。展望未来,将有更多 DTCO 要做,我们发现我们的客户更渴望和愿意与我们合作,以收获内在的技术优势。我认为这种趋势将继续下去,我认为即使到那时,未来的努力也会更加有力。由于它们需要在技术和设计之间更加紧密地交织在一起,您可以称之为更难吗?我认为它会变得更加微妙,我们需要与我们的客户更密切地合作,共同优化事情。现在您还有高级封装,因此系统如何划分其技术可能会有所不同。如果你有一个小芯片,你如何从一开始就在系统级别构建它,