科研前线 | 长江存储研究3D闪存TRE机理研究获突破

暂时性读取错误TRE是影响3D NAND存储设备QoS的错误之一，降低TRE对于提升存储设备的可靠性至关重要，长江存储团队对于TRE问题的特点与物理机理进行了相关研究，建立了物理模型并提出和验证了解决方法，相关成果发表于IEEE Electron Device Letters。

研究背景

在过去的几十年里，3D NAND闪存因其高数据传输效率、高存储密度和低比特成本的非易失性数据存储应用而引起了广泛的关注。消费电子、数据中心等各种应用的快速发展，对3D NAND的可靠性提出了严格的要求。Fail bit count (失败比特数统计,以下简称FBC)是表征3D NAND器件可靠性的关键参数之一，高FBC会导致随机读性能的显著损失，这对快速存储应用的QoS是有害的。因此，在3D NAND Flash中降低FBC是必不可少的。

暂时读取错误(temporary read errors，以下简称TRE)是指3D NAND从待机状态恢复时，第一次读取时出现较高的FBC。这将严重影响3D NAND闪存存储设备的服务质量(QoS，表示为指定的网络通信提供更好的服务能力)。

对此，长江存储团队研究了3D NAND闪存的TRE问题的特点和机理，在实验分析的基础上，提出了一种物理模型来解释电沉积的物理机理，相关成果以“Analysis and Optimization of Temporary Read Errors in 3D NAND Flash Memories”发表于IEEE Electron Device Letters，夏仕钰为第一作者，霍宗亮和靳磊为共同通讯作者。

研究内容

团队研究了3D NAND闪存首次读取过程中电子共振的特性和机理，在一系列实验分析的基础上，提出了一种针对电子通信问题的物理模型；发现多晶硅通道gbt占用率的差异是导致第一次和第二次读操作之间FBC的巨大差异的原因；并提出了一种新的解决电子通信问题的方法，通过实验进行了验证。

当3D NAND阵列从空闲状态恢复时，由于晶界陷阱(grain boundary traps，以下简称GBT)在空闲时间内的放电导致GBT占用率较低，这导致了3D NAND阵列在第一次读取时产生较高的临时FBC。在物理模型的基础上，提出了一种新的缓解TRE的方法，并通过实验进行了验证。

团队实验基于三维垂直通道的电荷陷阱闪存，采用了第一次读取和第二次读取的FBC比率(FBC1/FBC2)作为比较数据，两次读取操作的时间间隔约为2分钟。利用硅片上的测试芯片和封装的模具采集FBC数据，对于电池电平的表征，使用了半导体参数分析仪与传统的源测量单元(SMU)和波形发生器/快速测量单元，从硅片上不同模块的3D NAND柱状测试结构中采集了实验的Id-Vg曲线、阈下斜率和Vt位移数据。

图(a)为FBC1/FBC2的实验累积概率图，各种工艺条件下各使用了600多个测试块；(b) S2_k nm与S3 k +2 nm晶胞阈下斜率比较。

图(a)为初次、1K次P/E循环、3K次P/E循环的FBC1/FBC2曲线；图(b) 为25℃和85℃下的FBC1/FBC2曲线

不同时刻、不同温度下，能带图、费米-狄拉克分布函数和GBT占用率示意图

FBC1/FBC2在不同实验条件下的测试结果

*P/E cycles：program/erase cycle，一次P/E循环就是NAND的写入循环。

前景展望

长存团队的研究表明多晶硅通道优化有助于解决3D闪存的电子通信问题，随着长江存储团队接连突破32、64、128层闪存技术，对于各种制造工艺和电路设计优化的研究也愈发精进，作为国产集成电路技术实现产业化的典型代表，祝愿长江存储获得更多技术突破，并并为下游电子信息新基建存储领域和消费端SSD带来更多优质的产品。