提高DDR5可靠度　JEDEC再发新标准

负责主导DRAM产业标准制定工作的JEDEC，近日再度针对DDR5记忆体发表新标准JESD79-5A。据JEDEC表示，在这次发布的新标准中，添加了多项可提高DDR5记忆体可靠度与效能的新功能。高效能运算、个人电脑等会使用到DDR5记忆体的应用，都可望从这个标准中获益。

JEDEC表示，自DDR5标准发布后，业界提出许多希望进一步提高DDR5记忆体可靠度的呼声，例如把Bounded Falt Error-correction、Soft Post-Package Repair(sPPR)、 Memory Built-In Self-Test Post Package Repair(MBIST与mPPR)、Adaptive RFM等机制纳入标准中，同时也希望DDR5能支援MR4 extension。因此，这些机制都被纳入到最新的DDR5标准中。

此外，JESD79-5A也进一步扩展了DDR5的时序定义跟传输速度，其核心速度扩展到6400MT/s、IO的AC时序速度则提高到5600MT/s，以便让整个生态系统能推出支援5600MT/s的DDR5记忆体。这次标准更新也把核心时序参数的命名法则跟定义重新整理，以便衔接即将推出的JEDEC JESD400-5 DDR5 SPD Contents第一版标准。

JEDEC主席Mian Quddus表示，DDR5标准的快速改版更新，象徵著JEDEC持续改进DDR5的决心，也是整个产业为客户提供更好方案的共同努力成果。包含超微(AMD)、英特尔(Intel)、美光(Micron)、三星(Samsung)、SK海力士(SK Hynix)等CPU大厂及DRAM供应商，都将支持最新改版的DDR5标准。