现如今芯片的集成度越来越高,设计和制造阶段的任何一个小失误、小错误,都有可能导致生产出来的芯片成品有缺陷。有缺陷的芯片通常就是一堆垃圾。这堆垃圾承载着从设计到制造所有工程师的心血,可能是爆肝一年多的成果,也可能呕心沥血了好几年。而对企业来说,亏的就是真金白银。

 

什么是DFT?

 

为了保证交付的芯片产品没有问题,晶圆(Wafer)生产出来之后会经历一系列测试工作。关于测试芯片,业内的要求是大规模、自动化测试芯片,保证给客户的每一颗芯片都是符合产品规范的。DFT应运而生。DFT(Design Fot Test),中文名叫可测性设计。指的是在芯片设计阶段就插入一些硬件逻辑,比如插入扫描链、引出JTAG调试接口等,增加电路内部节点的可控性和可观测性,达到之后能够都测试大规模芯片的目的。简单点来说,就是在设计阶段就考虑到测试阶段,提高芯片流片之后的可测试性。好处就是一方面能够降低测试的金钱以及时间成本,另一方面能够提升制造良率。虽然是为了测试而出现的岗位,但从岗位分布上来说,它仍然属于芯片设计阶段。

 

工作内容是什么?

 

一位合格的DFT工程师,最起码要懂设计、懂测试、懂电路。这是岗位特性使然,要求各个阶段的知识都要涉及到一些。

 

比如你要会前端设计的RTL,你要懂后端的逻辑综合和时序分析,你懂测试改进芯片良率。但对于coding的能力要求并不算高,也不需要学得很精深。

 

DFT的设计周期是比较长的,在整个周期中DFT工程师需要:

 

1. 参与芯片DFT架构定义和设计。

2. 完成DFT电路设计,包括Scan、Mbist、Bscan等。

3. 协助后端团队处理DFT相关的时序分析和timing收敛工作。

4. 使用ATBG等工具生成测试向量,并且进行仿真验证。

5. 参与ATE,debug 测试failure,提高芯片良率。

 

P:这么看下来,DFT才是真的全栈型选手?

 

需要掌握什么?

 

话说回来,就岗位本身而言,DFT工程师还需要掌握一些基本的知识和技能:

 

SCAN,扫描测试,主要是用来检测芯片制造过程中经常会出现的失效问题。

BIST,内建自测试,主要是在芯片内部产生测试码,对测试的结果进行分析。

JTAG,是指国际标准测试协议(IEEE 1149.1),也是指JTAG联合测试行动小组。

 

要说这个渊源,还得回到80年代末的时候,一些IC公司成立了JTAG(联合测试行动小组),主要研究边界扫描技术的标准。后来他们提出的标准被确定成了IEEE1149.1-1990边界扫描测试接口标准,现在是应用最广的系统级测试技术。

 

上面提到的三项技术,是DFT很核心的技术。除了要掌握这些技术原理,还得会用EDA工具,这些技术的实现都得靠EDA工具才行。

 

还有perl、tcl这些脚本语言以及Liunx,都是IC设计通用的必备技能。

 

需求少、待遇低?

 

相对于设计、验证这些大火的岗位来说,DFT的市场需求量相对来说确实少一些。只是一些,并没有到“稀缺”这个地步。

 

即使稀缺,指的也是DFT人才,而非岗位容量。

 

抛开招聘平台不谈,一些问答平台上也随处可见急招DFT工程师的信息。

 

 

再来说薪资。

 

资深的DFT工程师(5年经验)基本月薪就能拿到50-80K,能带团队的话,3年经验的工程师月薪50K也是轻轻松松。

 

 

这里说的仅仅是基本月薪而已,还并没有算上福利补贴和年终奖。

 

整体来说,DFT的薪资待遇和前端设计、功能验证、后端设计是持平的,并不存在待遇相差较大的情况。

 

前景不如其他岗位?

 

行业正在飞速发展,与之相伴的就是各类岗位需求量激增,DFT自然也在列。越是业内的大厂,对芯片的把控就越严格,所以对这个岗位的需求自然就大。

 

加上国内高校目前并没有相关的专业课程,所以人才培养方面存在困境,这就让DFT工程师变得更珍贵了。

 

DFT技术也在一直优化进步,DFT工程师不断学习钻研新技术。无论是钻研技术还是带团队,只要入行做到资深,都能有很不错的前景。还是那句话,有风口就努力追赶,抓住了入行的机会,未来就各凭本事顶峰相见。

 

如果你想入门DFT,但又苦于入行无门,那不妨了解一下IC修真院的DFT就业直通营。

 

IC修真院与你同行。