加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

高速信号为啥要走表层?

2022/06/14
1868
阅读需 4 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

写这篇文章的初衷是缘于和做一位多年做SSD产品的人技术交流,对SSD产品PCIe信号走表层这一情况,很是疑惑。

这种疑惑是缘于我之前产品经验,不管是消费类产品,还是高速产品,在这些产品领域,走线初期规划,都是默认选择:高速信号走内层。

这里面有损耗问题,还有表层阻抗问题,还有绿油的问题,这些不稳定因素,是选择高速信号走内层的原因。

这个多年做存储产品的人,给的回答竟然是:三星很多大厂都是这样做的,我们照着做的。一时间无言以对。

那就自己想办法找找原因。

下图为SSD内部的一个组成框架,三个组件:NAND闪存控制器固件。本文不过多地讲解这类产品的工作原理,关注的是主控和接口的连接及版图走线问题。

图片来源网络,侵删

 

下图为常见存储产品表贴情况,也会发现主控和接口的走线连接在表层,这里面看到不仅仅是TX部分因为耦合电容问题,走线走表层,其实接收端RX也在表层。

图片来源网络,侵删

 

在正常的情况下,Low-loss级别的板材,PCIe Gen4 走线,在表层走线的损耗大于内层的,量化指标值为0.2dB/in,这个值只是用于探讨本文的问题,具体的差值需要PCB实测数值来比较,而且每家板厂的工艺和能力是不同的。

现在的问题就是,走表层和内层的差别是什么?见下图链路结构情况,最直接的差别就是多了两个过孔

 

根据相关过孔指标,过孔0.7dB的标准,如果通过残桩、反焊盘等优化处理,这个数值还可以更小一点,两个过孔取值为1 dB。

 

量化为过孔指标,那么两种走线模式的差别就变成了走线长度的问题,即表层走线(MicroStrip)和内层走线(StripLine)长度差问题。

考虑到表层走线和内层走线的损耗插值是0.2dB/in,两个过孔的损耗是1dB。这里面可以简单认为5 inches 是一个标准值。

考虑到存储产品布线空间,以及相关产品尺寸的限制,一般主控离接口的距离控制在1inch 左右。

图片来源网络,侵删

 

未来不排除存储产品的更新换代,性能和尺寸的变更,这个5 inches是一个基准值,这里面还没有考虑表层走线反射的问题,还有绿油带来的损耗问题,这些不可量化的因素才是信号完整性解决的关键。

两害取其轻,就目前的情况,选择走表层也是一个折中优化的选择。

未来随着未来存储产品速率的提升以及产品尺寸的变化,这个值可能是4 inches,也可能是3 inches ,当然不管怎么变,基本的原理不会变,知其然,知其所以然,这才是追求技术的本质。

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
8-320563-1 1 TE Connectivity TERMINAL,PIDG R 16-14 1/4

ECAD模型

下载ECAD模型
$0.98 查看
BAT54S-7-F 1 Diodes Incorporated Rectifier Diode, Schottky, 2 Element, 0.2A, 30V V(RRM), Silicon, GREEN, PLASTIC PACKAGE-3

ECAD模型

下载ECAD模型
$0.2 查看
104M06QC150 1 Quantic Paktron RC Network, Bussed, 0.5W, 150ohm, 600V, 0.1uF, Through Hole Mount, 2 Pins, RADIAL LEADED, ROHS COMPLIANT
$12.23 查看

相关推荐

电子产业图谱

公众号:信号完整性学习之路;信号完整性相关基础知识(设计,测试&仿真)总结+杂谈(生活与职场)。 一起学习,共同进步!