为了发掘宇航市场的潜力,卫星运营商正通过提供增值服务,如超高分辨率成像、流媒体视频直播和星上人工智能,提升星上处理的能力以减少下行链路的需求。从 2019 年到 2024 年,高吞吐量载荷的市场需求预计增长 12 倍,带宽增加至 26500 Gbps。


上述的所有应用都和存储器的容量和速度密切相关。实时存储前向高吞吐量载荷基于支持 GHz I/O 速率的 FPGA、存储器、宽带 ADC 和 DAC。例如,一个 12 位 1.5Gsps 采样率的 ADC 每秒产生 18Gb 的原始数据。一分钟的压缩 SAR 信息需要大约 70Gb 的存储容量。这对现有的宇航级存储器解决方案的 I/O 带宽、访问时间、功耗、物理尺寸和存储容量提出了很大的挑战。


一个数字高吞吐量载荷的典型架构如下图所示。它需要使用一个宇航级 FPGA 或一个快速微处理器进行星上处理。最新的超深亚微米工艺的经过认证的 FPGA 一般包含大约 30Mb 的片上存储器,而 CPU 会更少。基于这一架构的电信、地球观测和科学载荷多使用 Xilinx 的 XQRKU060、Microchip 的 RTPolarFire 或 NanoXplore 的宇航级 FPGA,需要额外的快速片外存储器存储这些应用产生的大量数据。

 

图 1 : 数字高吞吐量载荷的架构


实时处理,结合大带宽数据的快速压缩和存储,是下一代高吞吐量卫星服务所必需的。问题是如何找到一款合适的有足够容量、速度和可靠性的宇航级大容量存储器。


SDRAM 是一种快速大容量的半导体技术,它由单元的逻辑阵列和基本的存储元件组成,每个存储元件都包括一个电容和一个 FET 组成的控制门电路。每个单元存储一个比特,下图是一个简单的 4 比特存储器。每一行的电压控制晶体管的通断,并对相关的电容充电或放电。在每个所需的“字线”充电之后,列选择器选择对应的电容,准备接下来的读 / 写操作。由于自放电效应,这些单元必须周期性刷新,包括读和数据写回的操作。

 

图 2 : SDRAM 位单元和 SDRAM 芯片的组织结构

 

SDRAM 架构包含许多存储单元,这些存储单元组成行和列的二维阵列。要选择某一个比特,需首先确定对应的行,然后确定对应的列。当对应的行开启时,可以访问多个列,从而提高连续读 / 写的速度并降低延迟。


为了增加字容量,存储器使用多个阵列,这样当需要进行一次读 / 写操作时,存储器只需要寻址一次访问每个阵列中的 1 个比特。


为了增加存储器的整体容量,SDRAM 的内部结果还包含多个 bank,如上图所示。这些 bank 互相交织,进一步提高了性能,并可以独立寻址。


当需要执行读或写操作时,首先存储器控制器发出 ACTIVE 命令,激活对应的行和 bank。操作执行完毕后,PRECHARGE 命令关闭一个或多个 bank 中的一个对应的行。除非之前的行被关闭,否则无法打开新的行。


SDRAM 的操作通过如下的控制信号实现:片选(CS)、数据屏蔽(DQM)、写使能(WE)、行地址选通(RAS)和列地址选通(CAS)。后面的三个信号决定发出哪个命令,如下表所示:

 

表 1 : SDRAM 控制真值表


从 1992 年至今,SDRAM 已发展了数代:最早的版本是单倍数据速率(SDR)型 SDRAM,其内部时钟频率和 I/O 速率相同。SDR 型 SDRAM 一个时钟周期只能读或写一次,在开始下个操作之前必须等待当前操作完成。


双倍数据率(DDR)型 SDRAM 通过在两个时钟边沿传送数据,在不提高时钟频率的情况下使 I/O 传送的速度加倍,从而实现了更大的带宽。这是采用一种 2n 预读取的架构,其内部数据路径是外部总线宽度的两倍,允许内部频率是外部传送速度的一半。对于每个读操作,可获取 2 个外部字;而对于每个写操作,两个外部数据字在内部合并,并在一个周期内写入。DDR1 是一种真正的源同步设计,通过使用双向数据选通在一个时钟周期捕捉两次数据。


DDR2 型 SDRAM 的外部总线速度是 DDR1 的双倍 I/O 传送速度的两倍。它使用 4n 预读取的缓冲,内部的数据路径是外部数据总线宽度的四倍。DDR2 的时钟频率可设置成 DDR1 的一半,实现相同的传送速度;或相同的速率,实现双倍的信息带宽。


DDR3 型 SDRAM 的外部总线速度是 DDR2 双倍 I/O 传送速率的两倍,使用 8n 预读取架构。它的内部数据路径的宽度是 8 比特,而 DDR2 是 4 比特。DDR3 的时钟频率可设置成 DDR2 的一半,实现相同的传输速度;或相同的速率,实现双倍的信息带宽。
表 2 列出了当前卫星和航天器制造商可用的宇航级 SDRAM 的选项。

 

表 2 : 当前的宇航 SDRAM 选项


为了实现下一代高吞吐量卫星的服务,未来的载荷需要更快、更大容量、更小尺寸和更低功耗的星载存储器。小卫星星座对尺寸和功耗有更严格的限制,而 OEM 厂商也需要更大的存储带宽实现实时应用。


Teledyne-e2v 最近发布了第一款面向宇航应用的耐辐射 DDR4 SDRAM。DDR4T04G72 是一款 72 比特 4GB(32Gb)的存储器,目标 I/O 速度 2400MT/s,有效带宽 153.6 Gbps(带 ECC)或 172.8 Gbps(不带 ECC)。器件的封装是紧凑的 15x20x1.92mm 的 PBGA,包含 391 个焊球,间距 0.8mm,如下图所示。这款器件可提供 -55℃到+125℃和 -40℃到+105℃两种温度范围,其有铅的版本经过 NASA Level 1 和 ESCC class 1 的质量认证。将来也有计划发布 8GB(64Gb)的版本。

 

图 3 : 耐辐射 DDR4T04G72, 4 GB DDR4 存储器


对于防辐射性能,DDR4T04G72 的 SEL 阈值超过 60.8 MeV.cm2/mg,SEU 和 SEFI 的阈值分别是 8.19 和 2.6 MeV.cm2/mg,目标 100 krad(Si)TID 免疫。


4GB DDR4T04G72 是一款包含 5 个裸片的 MCM,其中 4 个是 1 GB(8 Gb)的存储容量,512 Mb x 16 bits 结构,分为两个组,每个组有 4 个 bank。为了提高可靠性,器件采用了 72 比特的数据总线,包含 64 比特的数据和 8 比特的错误检测与纠正。这个 ECC 功能是通过第五个裸片实现的。器件使用内部的 8n 预读取缓冲,实现高速操作,提供可编程的读写操作和额外的延迟。


DDR4 的供电电压的典型值是 1.2V。下表是 DDR4T04G72 的物理尺寸和功耗与市面上的宇航级 SDRAM 的对比。功耗在很大程度上与下面几个因素相关:器件的架构、时钟频率、供电电压、执行的操作、器件的状态(如使能、预充电或读 / 写)、每个状态的持续时间、是否使用 bank 交织和 I/O 电路的实现(如终端电路)。SDRAM 在系统中的使用方式的不同,也会对功耗有很大的影响。对于系统设计,非常重要的一点是,您需要考虑存储器如何被访问、如何被特定的 PDN 驱动以及如何设计散热方案。DDR4 也支持 2.5V 的电压 Vpp,其为器件提供字线加速以提升效率。

 

表 3 : SDRAM 的参数比较


您可以从 Teledyne e2v 获取 DDR4T04G72 的 IBIS、SPICE、热模型和散热估算表。若您想把这款器件配合 Xilinx’s XQRKU060 宇航级 FPGA 一起使用,Teledyne e2v 可以提供使用 Vivado® Design Suite 生成 DDR4 控制器 IP 的配置文件供您参考。


您也可以选择下图这款小型单基板 44x26mm 的模块,包含 DDR4T04G72 DDR4 SDRAM 和一款耐辐射四核 64 比特 ARM® Cortex® A72 CPU,其工作频率高达 1.8 GHz。对于这款宇航级模块,目前 Teledyne e2v 还未决定提供有铅还是 RoHS 的封装。


您更喜欢哪一款产品?

 

图 4 : 耐辐射 QLS1046-4GB quad ARM core 和 DDR4T04G72 DDR4 存储器


 
DDR4 将为宇航产业提供高吞吐量板上计算的方案,提高采集系统的性能,使诸如超高分辨率成像、流媒体视频直播和星上人工智能等新一代地球观测、宇航科学和电信应用变为可能。


DDR4T04G72 使卫星和航天器的制造商第一次可以使用大存储带宽技术,而类似的技术在商业领域已经使用了 6 年了。与市场上的经过认证的 DDR3 SDRAM 相比,DDR4T04G72 可与最新的宇航级 FPGA 和微处理器配合使用,实现:

 

  • 存储器带宽增加 62%,传输速度加倍

 

  • 存储容量增加 25%

 

  • 物理尺寸缩小 76%