采用多级子并行滤波器级联结构的并行FIR滤波器
[摘要]
摘要:在并行FR的快速迭代短卷积算法(CA)基础上,采用多级小尺寸并行FR结构级联结构,实现了一种新型并行FR滤波器。在增加一定量的加法器和延迟单元等弱运算强度单元的情况下,大大减少使用的乘法器数量。一个采用3级(2××6)级联结构的2并行36抽头FR滤波器仅需18个乘法器,比单级ⅣCA算法实现的FR结构节省了67%,更适合于专用并行FR滤波器的ⅥLS实现
 
 
快速卷积算法是设计快速并行FR中常用到的算法,个L并行度的快速并行FR结构可由一个理想的LX的线性卷积矩阵转置得到。常用的快速卷积算法有基于拉格朗日插值定理的Cok Towm算法和基于中国剩余定理的 w inograd算法,文献口1P对这两种算法都有详细的介绍。对于较大L的长卷积常用高效的短卷积迭代来构建,即CA算法,可以在乘法器数量和加法器数量间得到很好的平衡,SCA算法实现步骤如下。
 
(1)将长卷积分解为若干级短卷积;
(2)构建短卷积的快速卷积算法
(3)用短卷积选代啁层次)实现长卷积例如,一个6并行FR滤波器可通过6×6的线性卷积实现。通过BCA算法,我们可用一个2和一个3×3短线性卷积来构建6×6的线性卷积,得到的卷积方程的转置后结果见式(1)。
 
上节得到的3级级联结构2并行36抽头FR仅包含一个6并行18抽头的滤波器核,共需要18个乘法器,比单级线CA得到的2并行结构节省了2/3。代价是仅增加了两个3×3和两个6×的数据缓冲寄存器组和相应的预、后处理阵列需要的加法器。
资源类型:pdf
资源大小:729.39KB
所属分类:
上传时间:2020/09/29