Quartus Ⅱ的Verilog HDL建模与仿真资料说明
[摘要]

文档的主要内容详细介绍的是Quartus-II使用教程之Quartus Ⅱ的Verilog HDL建模与仿真资料说明

 

Quartus II design 是最高级和复杂的,用于system-on-a-programmable-chip (SOPC)的设计环境。 Quartus II design 提供完善的 timing closure 和 LogicLock™ 基于块的设计流程。Quartus II design是唯一一个包括以TIming closure 和 基于块的设计流为基本特征的programmable logic device (PLD)的软件。 Quartus II 设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等,在工业领域率先提供FPGA与mask-programmed devices开发的统一工作流程。

资源类型:pdf
资源大小:1.69MB
所属分类:
上传时间:2018/12/20