如何使用FPGA实现实现高速并行FIR滤波器
[摘要]

提出了一种基于多相滤波器的并行有限脉冲响应(finiteimpulseresponse,FIR)滤波器结构,可以有效提高滤波器运算的吞吐率,与传统的串行滤波器结构比,并行滤波器运算速度可以提高L倍,其中L为并行的路数,并且运算延迟小。首先从理论上分析了基于多相滤波器的并行滤波原理,并以八路并行为例,对FIR滤波运算做了浮点仿真验证。然后用经典符号数表示以及优化定点滤波器系数,并针对滤波器系数设计了流水线结构。最后在Ahera的StraTIxII系列芯片上实现了定点并行滤波器。可编程逻辑阵列(fieldprogrammablegatearray,FPGA)编译以及下栽测试结果表明,该滤波器仅占用少量的资源,其等效吞吐率可以达到2GHz。

资源类型:pdf
资源大小:312.54KB
所属分类:
上传时间:2021/02/26