小数分频锁相环设计教程
[摘要]

锁相环电路广泛应用于现阶段集成电路芯片中,由于需要较高的输出频率解析度,小数分频的锁相环得到了越来越多的关注。但是小数分频调制器会引入较大的噪声,因此如何降低系统噪声、提供高性能相位噪声的锁相环成为现阶段研究的重要课题。文章给出了基于小数分频技术的锁相环设计与噪声分析,分析了各个主要模块的设计要求与优化方法。芯片在 SMIC 流片制造,采用了 0.13 μ m 逻辑工艺,从样片的测试结果来看,Sigma-Delta 模块的噪声得到了较好的抑制,满足了预先的设计要求

资源类型:pdf
资源大小:643.42KB
所属分类:
上传时间:2019/01/24