免费学习ARM_M0 相关知识
上传时间:2019/04/24 资源大小:2.06MB
[摘要] 来自于OPENCORE的Verilog语言的embedded_risc软核 SOC设计,包含比较多的内容。可以作为学习参考代码。比较有价值 顶层文件描述: MODULE:  Top Level System On A Chip Design FILE NAME: so
34/5000 SoC设计和验证电子书
上传时间:2019/04/24 资源大小:3.11MB
[摘要] 本书是第一本记录和教授有关被称为硬件/软件联合验证的验证技术的重要信息的书。 传统的嵌入式系统设计已经发展成为单片机设计,正在突破1M逻辑门,向10M门迈进。 在SoC设计的时代,芯片现在包括微处理器,在硬件制造之前需要开发软件。 为了有效和及时地开发高质量的产品,工程师必须掌握必
在标准C和C ++中表示和操作硬件
上传时间:2019/04/24 资源大小:72.49KB
[摘要] 几乎所有的计算机架构都使用以下至少一种方法来访问输入/输出(i/o)设备的硬件:•内存映射i/o将设备寄存器映射到常规数据空间。 对于C或c++程序员来说,内存映射的i/o寄存器看起来很像普通数据。 存储到内存映射设备寄存器中会向设备发送命令或数据。 从内存映射的i/o寄
SC 2.2 Core
上传时间:2019/04/24 资源大小:1.9MB
[摘要] SystemC是一个c++类库和一种方法,您可以使用它来有效地创建软件算法、硬件体系结构和SoC(芯片上的系统)的接口以及系统级设计的精确循环模型。 您可以使用SystemC和标准c++开发工具创建系统级模型,快速模拟以验证和优化设计,研究各种算法,并为硬件和软件开发团队提供系统的可执行规
国外encounter7.1培训教程
上传时间:2019/04/24 资源大小:1.26MB
[摘要] 与VLSI课程中的其他练习不同,后端设计流要求您学习如何使用一个商业电子设计自动化(EDA)工具,在我们的案例中遇到了Cadence设计系统。 因此,这些练习被称为“训练”,将教你基本的接触,这样你就可以在你的学期项目中使用它。
关于Cadence 版图 Virtuoso Simulation
上传时间:2019/04/24 资源大小:4.8MB
[摘要] 接下来,选择刚才在库管理器中创建的库,并选择File->New->单元格视图… 我们将创建一个逆变电池的示意图。 只需在单元格名称下输入“INV”,在视图下输入“schematic”。 单击OK或
FPGA硬件工程师面试试题大全
上传时间:2019/04/24 资源大小:85KB
[摘要] DSP、嵌入式、软件等  1、请用方框图描述一个你熟悉的实用数字信号处理系统,并做简要的分析;如果没有,也可以自己设计一个简单的数字信号处理系统,并描述其功能及用途。(仕兰微面试题目)  2、数字滤波器的分类和结构特点。(仕兰微面试题目)  3、I
IP技术在SOC中的地位及应用.
上传时间:2019/04/23 资源大小:145.27KB
[摘要] SOC (System on Chip) 可以译为“系统集成芯 片” ,意指它是一个产品 ,是一个有专用目标的集成 电路 ,其中包含完整系统并有嵌入软件的全部内容; SOC也可以译为“系统芯片集成” ,意指它是一种技 术 ,用以实现从确定系统
mentor MBIST 流程资料书
上传时间:2019/04/23 资源大小:2.4MB
[摘要] ETVerify工具允许您创建测试工作台,以验证嵌入式测试人员的正确操作,并测试设计基础设施,然后生成和格式化所有制造测试模式。 测试工作台初始化并操作嵌入式测试结构的各种测试模式,然后返回测试完成值(DONE标志、通过/失败信号)供观察。 它们被用作仿真工具的输入。 测试工作台还
IP 设计开发指南与IP核评测
上传时间:2019/04/23 资源大小:1.68MB
[摘要] 为满足TTM的要求SoC的设计要采用新的设计方法 学来提高设计效率。目前多采用基于平台的设计 方法,用已设计好的模块来集成,这些模块就称 为IP(Intellectual Property)核