D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态,即"0"和"1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。下面小编给大家介绍一下“d触发器的时序图怎么画

 

一、d触发器的时序图怎么画

1、假设初始状态为0;

2、将每个时段对应的D的波形高电平设为1低电平设为0,代入特性方程 Q^(n+1)=D (当CP=1时有效)

3、计算出的值并还原成波形。如:

在t1~t2时刻CP=1,此时触发器处于工作状态此时D=0,通过特性方程计算可知Q^(n+1)=0低电平。

同理t2一t3时刻,触发器仍处于工作状态将输入信息和电路的原来状态带入公式计算得到Q^(n+1)=1高电平。

在t3t4时刻CP=0,电路处于非工作状态,因此触发器的状态不会随输入信号变化而变化,所以输出信号保持不变。

4、以此类推画出结果如图所示。

d触发器的时序图怎么画

(图片来源于互联网)

D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。

因此,D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态,即"0"和"1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。

D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种,前者在CP(时钟脉冲)=1时即可触发,后者多在CP的前沿(正跳变0→1)触发。

D触发器的次态取决于触发前D端的状态,即次态=D。因此,它具有置0、置1两种功能。

对于边沿D触发器,由于在CP=1期间电路具有维持阻塞作用,所以在CP=1期间,D端的数据状态变化,不会影响触发器的输出状态。

D触发器应用很广,可用做数字信号的寄存,移位寄存,分频和波形发生器等等。

D触发器(data flip-flop或delay flip-flop)由4个与非门组成,其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时,必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号,那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样,输入端受干扰的时间大大缩短,受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成,但第一个D触发器的CP需要用非门反向。

d触发器的时序图怎么画

(图片来源于互联网)