下拉电阻是直接接到地上,接二极管的时候电阻末端是低电平。概述图下部的一个偏置电阻因为是接地,因而叫做下拉电阻,意思是将电路节点的电平向低方向(地)拉。接下来,详细为你说下“下拉电阻阻值过大会怎么样 下拉电阻的选取原则”

 

一、下拉电阻阻值过大会怎么样

下拉电阻的主要作用是与上拉电阻一起在电路驱动器关闭时给线路(节点)以一个固定的电平。
下拉电阻的主要作用
1、提高电压准位:
a、当TTL电路驱动CMOS电路时,如果TTL电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
b、OC门电路必须加上拉电阻,以提高输出的高电平值。
2、加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
3、N/Apin防静电、防干扰:在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗, 提供泄荷通路。
同时管脚悬空就比较容易接受外界的电磁干扰
4、电阻匹配,抑制反射波干扰:长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
5、预设空间状态/缺省电位:在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位。 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上,空闲时的状态是由上下拉电阻获得
6、提高芯片输入信号的噪声容限:输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到随机电平而影响电路工作。同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

下拉电阻阻值过大会怎么样

二、下拉电阻的选取原则

下拉电阻选取原则
A.电平兼容
板内与板间器件选取各不相同,信号电平特性各不相同,出于兼容性的考虑,须加上上拉电阻以保证兼容性。
B.端接
板内或板间的信号频率较高或信号上升沿较陡时,需要加端接电阻下拉到地,一般会经常性的串入一个适当的电容
C.电平稳态特性
个别器件上电时要求某些管脚的初始电平固定为低,此时必须加下拉电阻,以保证器件正常工作
D,器件及参数选取
对于AB一般的上拉电阻选取1k-100k,视负载情况而定,CMOS电平的负载,电阻应选取下限,TTL电平时选取上限,这里的电平视负载指标来确定,对于B,一般选取75-150Ω的电阻。

下拉电阻的选取原则