快速原型设计初启及与 Palladium Z1 企业级硬件加速器的一致性,帮助用户提前启动软件开发


楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日宣布,凭借 Cadence® ProtiumÔ S1 FPGA 原型验证平台,晶晨半导体(Amlogic)成功缩短其多媒体系统级芯片(SoC)设计的上市时间。基于 Protium S1 平台,晶晨加速实现了软 / 硬件(HW/SW)集成流程,上市时间较传统软硬件集成工艺缩短 2 个月。如需了解 Protium S1 FPGA 原型设计平台的详细内容,请访问 www.cadence.com/go/protium-s1。

晶晨是 Protium S1 平台测试的早期参与者之一,期间受益于平台独有的设计实现和原型验证加速能力,可以比以往更早启动 SoC 设计的软件开发。同时,平台助设计师加快 Linux 和安卓操作系统的启动速度,并在一天内完成安兔兔评测(AnTuTu benchmark)。

“使用 Protium S1 平台,我们可以同时执行多个设计实例,提高生产力”,晶晨半导体软件工程总监 Jerry Cao 表示。“此外,该平台与 Cadence Palladium® Z1 企业级硬件仿真加速器共享同一个通用编译流程,我们可以充分利用现有 Cadence 验证环境,保持平台间的功能一致性,进一步提高效率。”

Protium S1 FPGA 原型验证平台是助用户实现早期软件开发的下一代平台,初始启动(bring-up)时间较传统 FPGA 原型设计平均缩短 80%。Protium S1 平台是 Cadence 验证套件的全新产品,全面符合 Cadence 的“系统设计实现”创新战略。该战略旨在协助系统和半导体企业以更高的效率打造具有竞争力的终端产品。