Mentor扩展解决方案以支持TSMC 7nm FinFET Plus和 12nm FinFET工艺技术

2017-09-21 09:17:00 来源:EEFOCUS
标签:
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 12nm FinFET Compact Technology (12FFC) 和最新版本 7nm FinFET Plus 工艺的认证。Nitro-SoCTM 布局和布线系统也通过了认证,可以支持 TSMC 的 12FFC 工艺技术。
 
TSMC 设计基础架构营销部高级总监 Suk Lee 说道:“TSMC 很荣幸与 Mentor 展开密切合作,Mentor 为工具流程提供了更多功能,以便支持我们的全新 12nm 和 7nm FinFET   Plus 工艺,从而继续增加其对 TSMC 生态系统的价值。多年以来,Mentor 一直都是我们的战略合作伙伴,西门子承诺继续在 Mentor 的电子设计自动化 (EDA) 技术领域进行投资,我们也期望帮助双方的共同客户向市场推出更加令人惊叹的全新 IC 创新产品。”
 
适用于 TSMC 12nm 和 7nm FinFET Plus 的 Mentor Calibre nmPlatform
Mentor 针对 TSMC最新版本的 12nm 和 7nm FinFET Plus 工艺,增强了 Calibre nmDRC™ 和 Calibre nmLVS™ 工具的功能。Mentor 与 TSMC 携手合作,不仅确保适当的覆盖率,还优化了设计套件的运行速度。此外,TSMC 和 Mentor 还展开了合作,以便双方的共同客户能够了解 Calibre 设计规则检查 (DRC) 和多重曝光软件方面的极紫外 (EUV) 光刻要求。
 
Calibre xACT™ 寄生参数提取工具也通过了 TSMC 的 12nm v1.0 和最新版本 7nm FinFET Plus 的认证,达到了必需的精确度要求。
 
不仅 Calibre YieldEnhancer 工具获得了 TSMC 的 12nm 和 7nm FinFET Plus 工艺的认证,Mentor 和 TSMC 还联手提供了增强使用模型,旨在优化填充运行时间,通过工程变更指令填充 (ECO Fill) 来最大程度地减少形状移除,使用“随时填充”方法确保所有层之间的一致性。
 
Calibre PERC™ 可靠性平台是适用于 IP 和全芯片可靠性分析的验证解决方案。对于当今复杂密集的芯片设计而言,点对点和电流密度可靠性检查是至关重要的,但要在大型 12nm 和 7nm FinFET Plus 设计上完成这些检测,必须具备可扩展性。TSMC 和 Mentor 共同协作,实现了 Calibre PERC 解决方案,充分利用全新的多 CPU 运行功能,让共同客户能够更快地发现和解决他们设计中的全芯片可靠性问题。
 
适用于 TSMC 12nm 和 7nm FinFET Plus 的 Mentor AFS 平台
AFS 平台,包括 AFS Mega 电路仿真器,获得了 TSMC 的 12nm 和 TSMC 7nm FinFET Plus 工艺的认证。AFS 平台支持面向移动和 HPC 应用的 TSMC 设计平台的所有必需功能。全球领先的半导体公司的模拟、混合信号和射频 (RF) 设计团队均使用 AFS 平台对采用最新 TSMC 技术的芯片进行验证,并从中大获裨益。
 
适用于 TSMC 12nm 的 Mentor Nitro-SoC
Mentor 的 Nitro-SoCTM 布局布线系统获得了 TSMC 的 12nm 工艺的认证。除了支持 12nm 工艺规则之外,Mentor 还增强了 Nitro-SoC 的内核引擎,以满足这种高密度、高能效工艺的全新标准单元架构要求和设计规则。这使得 Mentor 能够为 12nm 节点提供数字实施流程。
 
Mentor 副总裁兼 Design to Silicon 事业部总经理 Joe Sawicki 说道:“Mentor 非常荣幸能够成为 TSMC 生态系统的重要组成部分。今年,TSMC 和 Mentor 联手提供了众多解决方案,继续为共同客户提供多种设计方法,以促进移动、高性能计算、汽车、物联网、可穿戴设备市场的 IC 创新。”
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
通过内建自测试架构实现FinFET存储器的缺陷检测

同任何IP模块一样,存储器必须接受测试。但与很多别的IP模块不同,存储器测试不是简单的通过/失败检测。存储器通常都设计了能够用来应对制程缺陷的冗余行列,从而使片上系统(SoC)良率提高到90%或更高。相应地,由于知道缺陷是可以修复的,冗余性允许存储器设计者将制程节点推向极限。测试过程已经成为设计-制造过程越来越重要的补充。

嵌入式MRAM技术有何魔力,竟让英特尔、三星大打出手
嵌入式MRAM技术有何魔力,竟让英特尔、三星大打出手

在第 64 届国际电子器件会议 (IEDM) 上,全球两大半导体龙头英特尔及三星展示嵌入式 MRAM 在逻辑芯片制造工艺中的新技术。

台积电N7+工艺节点明年量产,明年4月开始风险投产

台积电(TSMC)宣布投片采用部分极紫外光刻(EUV)技术的首款N7+工艺节点芯片,并将于明年4月开始风险试产(risk production)采用完整EUV的5nm工艺。

SOI工艺成中国芯破局利器?

各大晶圆厂积极寻求差异化,Bulk CMOS、FD-SOI和finFET随时待命,不过问题在于,在28nm之后,芯片制造商将走向何方?

中芯国际首次推出14nm工艺芯片,何时量产?

中芯国际SMIC日前发布了2018年Q3季度财报,当季营收8.5亿美元,同比增长了10.5%,净利润2655万美元,同比也增长了2.5%,但是环比Q2季度业务是下滑的,净利更是跌了一半。

更多资讯
与传统开关电源(SMPS)驱动LED相比,交流直接驱动(DACD)的优势

LED技术推动了照明领域的一场革命。结合小型、低功耗、高可靠性和低成本,使得照明可以在不可能用白炽灯或荧光灯技术的地方实施。因此,LED照明在办公室、家庭甚至在我们的车上激增。

PMOS/NMOS/CMOS这些MOS管的使用准则

所有MOS管集成电路(包括P沟道MOS,N沟道MOS,互补MOS管-CMOS集成电路)都有一层绝缘栅,以防止电压击穿。一般器件的绝缘栅氧化层的厚度大约是25nm50nm80nm三种。

影响安装和调试的若干PCB丝印隐患
影响安装和调试的若干PCB丝印隐患

PCB设计中丝印的处理是很容易被工程师忽略的一个环节,一般大家都不太注意,随意处理,但在这个阶段的随意很容易导致日后板卡元器件的安装和调试问题,甚至会彻底毁掉你的整个设计。

PCB设计中模拟电路和数字电路布线时的异同

工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。

PCB技术详解:HDI技术实现高密度互连板(孔径3-5mil,线宽3-4mil)

HDI板,是指High Density Interconnect,即高密度互连板,是PCB行业在20世纪末发展起来的一门较新的技术。

电路方案