我们将对多层电路板进行射频线仿真,为了更好的做出对比,将仿真的 PCB 分为表层铺地前的和铺地后的两块板分别进行仿真对比;表层未铺地的 PCB 文件如下图 1 所示(两种线宽): 

 


  图 1a:线宽 0.1016 mm 的射频线(表层铺地前)

  


  图 1b:线宽 0.35 mm 的射频线(表层铺地前)

图 1:表层未铺过地的 PCB

 

首先将线宽不同的两块板(表层铺地前)由 ALLEGRO 导入 SIWAVE,在目标线上加入 50Ω端口。针对不同线宽 0.1016mm 和 0.35mm, 我们的仿真结果如图 2 所示,图中显示的曲线是 S21,仿真频率范围为 800MHz-1GHz。

 

  

  图 2a:表层未铺地的 S21 (线宽 0.1016mm)

  


  图 2b:表层未铺地的 S21 (线宽 0.35mm)

图 2:表层未铺地的 S21

 

 

由图中可以看到,在 800MHz-1GHz 的范围内,仿真的数据展示为小数点后一到两位的数量级,0.35mm 的损耗要比 0.1016mm 的线小一个数量 级,这是因为 0.35mm 的线宽在该板的层叠条件下其特征阻抗接近 50Ω。 因此间接验证了我们所做的阻抗计算(用线宽约束)是有一定作用的。

 

接下来我们做了表层铺地后的同样的仿真(800MHz-1GHz),导入的 PCB 文件如下图。

 

  

  图 3a:0.1016 mm 的射频线(表层铺地)

  

  图 3b:0.35 mm 的射频线(表层铺地)

图 3:表层铺过地后的 PCB

 

仿真结果如下图:

 

  图 4a:表层铺地后的 S21 (0.1016mm)

 

 

图 4b:表层铺地后的 S21 (0.35mm)

图 4:表层铺过地后的 S21

 

由图中看到,仿真的数据显示,该传输线的线损已经是 1-2 dB 的数量级了,当然 0.35 mm 的损耗要明显小于 0.1016 mm 的。另外一个明显的现象是相对于未铺地的仿真结果,随着频率由 800MHz 到 1GHz 的增加,损耗趋大。

 

我们可以从仿真的结果中得到这样一个结果:

1. 射频走线最好按 50 欧姆走,可以减小线损;

2. 表层的铺地事实上是将一部分 RF 信号能量耦合到了地上,造成了一定的损耗。因此 PCB 表层的铺地应该有所讲究。尽量远离 RF 线。工程经验是大于 1.5 倍的线宽。