Cadence:10nm以后挑战重重,人工智能和机器学习正在酝酿一场变革

2018-09-18 14:42:00 来源:EEFOCUS
标签:

华为麒麟980的发布,开启了手机芯片的7nm时代,新的工艺节点带来了CPU、GPU、NPU的大幅性能提升,将手机芯片提升到了全新高度,但是新的工艺节点同样也让未来的芯片设计面临更多技术方面的挑战,生产设备成本太高,代工厂需要承担更大的风险,应用商需要负担更多的代工费用等等。

 

EDA是IC电子行业必备的设计工具软件,是IC产业链最上游的子行业,利用EDA工具,工程师将芯片的电路设计、性能分析、设计出IC版图的整个过程交由计算机自动处理完成。在没有EDA工具之前,设计电路要靠人手工布线,对于大规模集成电路有上亿晶体管的设计用手工是无法实现的,有了EDA工具才有了超大规模集成电路设计。更高工艺节点会给EDA厂商带来哪些挑战?它们将如何应对?10nm以下的芯片架构会发生哪些变化?带着这些问题,与非网采访了Cadence公司数字实现部门产品总监Vinay Patwardhan

 

Cadence公司数字实现部门产品总监Vinay Patwardhan

 

不断增强算法,应对10nm以后的芯片设计挑战
10nm工艺节点不仅给设备生产商和代工厂带来挑战,EDA厂商也会遇到前所未有的技术难题。Vinay Patwardhan解释,“由于器件尺寸和布线面积尺寸的缩小,EDA流程中产生了新的复杂性。 挑战可分为两方面:第一,电气特性挑战涉及下一代FinFET器件在较低电压下物理行为的处理,器件的精确建模和互连延迟,以及金属层电阻特性的增加;第二,物理特性挑战涉及导线尺寸,电源网络布线和设计规则,复杂着色和图案化要求。这些要求使物理设计难以完整实现。除了这些与流程相关的挑战外,还有一些其他挑战:比如,在设计实现和签核阶段会产生大量数据,这扩展了设计的数据库容量,对有效地处理和管理设计中关键数据的能力提出了需求;还有,由于早期开发过程中的一些变化,设计人员需要一种同时考虑所有设计和制造要求的设计环境和方法,以便实现以更小的外形尺寸来管理更低功耗和更高性能的目标。”

 

面对这些挑战,EDA公司必须积极与代工厂合作,尽早获得流程要求,以不断增强算法,并为进行以下操作的客户提供解决方案:
• 提高芯片质量:开发高级集成DPT感知引擎,用于数字和定制化实施,分析和验证,具有性能功耗面积以实现不同应用的设定目标的算法。
• 提高工作效率:支持多CPU,自动处理大型,低功耗,混合信号设计,具有承上启下相结合的布局和布线,设计内签核,和可预先防止大多数验证和DFM问题的验证
• 用提升速度来提高产量:减少流程内的迭代,并限制芯片的重新开发次数。
• 管理良率:变异感知的设计内签核和集成的DFM流程使得设计人员能够优化互连

 

具体来说,Cadence先进制程节点解决方案提供了贯穿Innovus™实现系统和Virtuoso®先进制程节点平台的完整,一致和融合的流程,以在设计流程的早期阶段解决可制造性设计(DFM)和可变性效应(包括光刻、CMP、热变化、过程变化)的问题。 通过将颜色感知DPT流程与基于模型的DFM,电压降分析,时序和功耗分析和验证结合在一个全面的预防 - 验证 - 最终确定流程中,Cadence解决方案可以解决超大规模的设计问题并提供比传统闭环设计明显提高生产效率的方法。

 

7nm会长期存在,尽早支持更先进工艺节点有利于技术进步
EDA工具位于IC产业链的最上游,对新工艺节点的应用起着重要的推动作用,因此只有EDA工具首先支持最新的工艺节点,IC设计厂商才能利用最新工业设计出更高性能的芯片。关于对新技术节点的支持,Vinay Patwardhan表示,“除了支持10nm设计外,Cadence还支持7nm,7nm +和5nm工艺技术。实际上,Cadence流程已经被用于7nm测试芯片和生产芯片的开发。凭借大规模并行多CPU处理能力和Cadence云产品,Cadence拥有的独特技术可以通过智能算法升级来处理超过10nm的先进制程节点的尺寸问题,其设计流程可以帮助满足更高的功率和性能要求。”

 

此外,Cadence仍在向7nm以上的节点进行研发。在2015年与imec联合发布了关于5nm测试芯片流片的公告。今年2月,Cadence和imec宣布业界首款采用Cadence 数字和签核工具完成的3nm测试芯片流片。

 

业界都在讨论10nm之后哪个工艺节点会长期存在,Vinay Patwardhan的观点是,“下一个获得广泛采用的节点会是7nm。 这是因为7nm工艺提供了更新的下一代FinFET,具有显著的速度和密度改进,并且在与先前节点相同的频率下还可以节省额外的功耗。 对于任何提升高性能设计频率或尝试在有限功率范围内加入更多功能的高频设计的人员来说,这是一个极具吸引力的产品。”

 

人工智能和机器学习正在酝酿一场变革
随着14nm以下工艺节点成本效益不再明显,有人开始质疑工艺节点向下的延伸的产业意义,站在EDA厂商的角度,Vinay Patwardhan认为,“借助高效的制造技术,如极紫外(EUV)光刻技术支持可以克服先进节点的物理限制,该工艺的成本引入了推动技术超越某个节点的新维度。 持续的先进节点开发对于移动市场和高性能计算(HPC)市场至关重要,这些市场正在竞相将可以通过低电池或低功耗来实现更多目标的产品推向市场。 随着汽车和医疗电子等新增需求市场对最低功率和高可靠性的要求,先进节点的开发是必要的。此外,另一个趋势是人工智能(AI)和机器学习架构正在引发一场转变,这种转变只有在超低功率版图的先进制程节点上设计时才能实现。因此,为了在竞争激烈的电子芯片设计市场中提供最好的技术,我们将始终保持先进节点设计的创新和追求极限的动力。”

 

当前,FinFET是最适合先进节点的工艺,FinFET器件提供的益处,特别是在平面器件上的漏电流方面,已经非常成熟。下一代FinFET具有改善的密度,功率和性能特征。Vinay Patwardhan预计高性能移动和云应用的未来大部分开发都将涉及改进FinFET器件。FD-SOI技术服务于不同的市场 - 特别是低成本的物联网,电池供电设备以及可靠的汽车和国防应用 - 他们利用完全耗尽的通道来减少平面设备的漏电。这是一种用于平面晶体管降低功耗的完全不同的技术,因此,我并不认为FD-SOI技术会开发超过10nm的技术,因为这是FinFET解决的问题。

 

随着未来研究发现更多改善性能,密度和进一步降低动态功耗的方法,晶体管结构肯定会不断变化。新架构的出现将提出提高设备性能的需求。即将出现的一种技术是具有纳米管堆叠的环绕式闸极(GAA)晶体管,我们将继续看到技术不断发展。

 

与非网原创内容,未经允许,不得转载!

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
台积电和三星的工艺节点之争
台积电和三星的工艺节点之争

半导体代工业务在过去30年中经历了一个动态变革。最初,代工厂是IDM背后的几个流程节点,追赶的希望渺茫。今天,代工厂正在引领10nm-7nm的工艺开发竞赛,并且绝对会继续这样一直做下去。

英特尔在PC市场“老大哥”地位不保,AMD如何逆袭英特尔?
英特尔在PC市场“老大哥”地位不保,AMD如何逆袭英特尔?

2018年四季度的PC市场显示,AMD在桌面PC市场的份额达到15.8%,在笔记本市场的份额达到12.1%,均是自2014年四季度以来的最好成绩。

AMD 7nm Nvai架构显卡推迟?10月份再见
AMD 7nm Nvai架构显卡推迟?10月份再见

7nm工艺无疑是AMD今年的核心关键词,第二代EPYC霄龙、第三代Ryzen锐龙处理器都会进入7nm时代,最近刚刚发布的Radeon VII显卡则是全球首款7nm游戏卡,基于改进版的Vega 20架构,游戏性能相比于RX Vega 64提升了20-25%左右。

晶圆产能过剩,2019年国内厂商能否找到突破口?

近两年中国大陆各地掀起的建厂潮引发了市场对产能过剩的忧虑,进入2019年,这种担忧将走向何方?

国产集成电路IP产业再添一把火:凯鼎电子计划投资1亿元开发国产IP

近日,南京公布《南京市2019年经济社会发展重大项目计划》,南京凯鼎电子科技有限公司国产IP研发平台被列入重大科创项目。

更多资讯
NCAB集团在马来西亚成立分公司,总经理已到位

“在较长一段时间内,我们考虑在马来西亚拓展业务的可能性。我们看到整个东南亚电子市场蓬勃发展,尤其是马来西亚国内对多品种小批量PCB需求不断增长。槟城更是许多国际大型EMS以及本地EMS的制造基地,所以NCAB马来西亚将会是我们继续扩展到周边国家的基地。”NCAB集团首席财务官Anders Forsén 在一份新闻稿中表示。

Eugene

捷多邦携福猪给您送礼啦,最高可得2019元

新年伊始,万象更新,送走不平凡的2018,我们又以崭新的面貌,继续“中国制造”的征程。让我们一起牢记梦想,为创新中国砥砺前行。再出发,请先收下这份小小礼物

看不懂芯片后端报告怎么做个合格的前端设计工程师
看不懂芯片后端报告怎么做个合格的前端设计工程师

首先,我要强调,我不是做后端的,但是工作中经常遇到和做市场和芯片同事讨论PPA。这时,后端会拿出这样一个表格:

深南电路:目前5G处于研发板和样本阶段,对公司营收贡献不大

近期,深南电路与来自台湾申万宏源证券、新加坡政府投资公司、台湾永丰金证券、台湾国泰证券的投资者进行了电话会议。会上,深南电路表明,公司2018年业绩增长主要是来自于国内4G扩容和海外市场4G的建设,2018年5G主要处于研发板和样本阶段,对公司营收贡献较小。

PCB电路板过孔设计的艺术

过孔(VIA),电路板上的孔,连接不同层之间的线路,把电路板从平面结构变成立体结构。

电路方案