电子产品的心脏-时钟(4)- 与时钟相关的PCB设计考虑

2018-11-22 11:11:53 来源:电路设计技能
标签:

 

今天我们讲一下与时钟(clock)相关的PCB的设计考虑,主要分两部分:原理图设计 - 针对时钟电路应该放置哪些器件?以及PCB布局和走线 - 如何摆放与时钟相关的元器件并正确连线达到理想的性能。
 
我们先从原理图的设计看看跟时钟相关的电路:
 
时钟电路部分的供电电源要干净:
PCB板上会有很多高速的数字电路有可能给时钟电路部分的电源带来噪声,比如通信的信号、高手的数据传输、主电源的开关噪声、附近器件的输出开关等。时钟电路的电源上的噪声会导致产生的时钟有抖动(jitter),多路时钟输出的情况下每路时钟会有时序偏差,从而对时钟的正常工作带来严重影响。
 
因此需要“去耦” - 将其它部分的噪声跟时钟电路部分的供电进行“去耦和”,我在前面连载的去耦电容部分的文章讲述了去耦电容的作用以及如何选用,现在在时钟电路上就用上了。
 
大家也知道了如何为时钟电路的电源管脚选装去耦电容,比如:
 
一个0.01uf/0402封装的陶瓷电容,能有效旁路掉50-200MHz的高频噪声
 
一个0.1uF/0603封装的陶瓷电容,能有效旁路掉10MHz的噪声
 
一个4.7uF的钽电容能有效抑制几十KHz ~几MHz的低频段噪声
 
左侧:未加去耦电容的时钟波形; 右:加了去耦电容以后的时钟波形
 
为了降低其它电路的高频噪声通过电源影响到时钟的性能,除了去耦电容以外,在电源上串联一个磁柱能起到很好的抑制噪声的作用。关于磁珠的工作原理以及使用方法我会在后面的文章中专门讲解。简单来讲磁珠在DC和低频的时候表现的是电感特性,能够通直流而阻挡交流,在非常高频率的时候(几十MHz以上)表现出电阻特性,能够将高频的噪声变成热量消耗掉。因此配合去耦电容会达到更好的噪声隔离效果,如下面图的效果对比。
 
有噪声的时钟信号(左)在电源上加上磁珠以后的效果
 
磁珠选用我会在后面的文章中再进行介绍。下面是一个典型的磁珠+去耦电容配合的电源去噪声的电路示例。
 
 
传输阻抗匹配 - 将时钟脉冲信号最有效地传递出去
在上一篇文章中我们讲过,时钟电路产生的时钟信号要传输到使用该时钟信号的接收端,如果PCB上的传输线阻抗和发送端的输出阻抗不匹配、接收端的输入阻抗和时钟传输线的阻抗不匹配,都有可能导致时钟信号的反射而造成接收端得到的时钟信号边沿产生过冲等。
 
阻抗不匹配会造成反射从而破坏时钟信号的波形
 
反射就会形成如下图一样的波形,绿色的信号为理想的时钟信号,蓝色信号为发送端测量到的信号,红色为接收端测量到的信号。
 
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
传感器不只能让你的系统更加智能,有时也会给你添乱
传感器不只能让你的系统更加智能,有时也会给你添乱

当传感器按照预期正常工作时,人们几乎不会注意到它们的存在,人们只会想到如果没有这些传感器,系统将不可能实现哪些优势。但是,传感器有时仍然可能会发生故障,每当此时,客户们就会觉得自己的投资打了水漂,进而丧失对传感器供应商及其品牌的信任。下面是五种可能发生的常见传感器故障,以及如何解决并消除它们。

要让RISC-V跑起来究竟需要多大的FPGA?
要让RISC-V跑起来究竟需要多大的FPGA?

这两年,众所周知的国际大环境、国内大环境、行业大环境的缘故,RISC-V被弄得就跟雷雷大师曾经的太极功夫一样超级热,上周在加州面见一曾负责RISC-V推广的大佬(老外),他表示很诧异这玩意儿在中国的发烧现象。

教你一眼看穿电路故障的原因

电容损坏引发的故障在电子设备中是最高的,其中尤其以电解电容的损坏最为常见。电容损坏表现为:1.容量变小;2.完全失去容量;3.漏电;4.短路。

NCAB集团在马来西亚成立分公司,总经理已到位

“在较长一段时间内,我们考虑在马来西亚拓展业务的可能性。我们看到整个东南亚电子市场蓬勃发展,尤其是马来西亚国内对多品种小批量PCB需求不断增长。槟城更是许多国际大型EMS以及本地EMS的制造基地,所以NCAB马来西亚将会是我们继续扩展到周边国家的基地。”NCAB集团首席财务官Anders Forsén 在一份新闻稿中表示。

Eugene

5G时代基站需求催生高速PCB及材料需求爆发

5G频谱远高于4G,电磁波穿透力差、衰减大,在不考虑其他因素的条件下,基站的覆盖范围比4G基站覆盖范围更小,建设密度更大。其中,5G低频资源主要用于连续广覆盖、低时延高可靠、低功耗大连接等应用场景,主要载体是5G宏基站,中信建投预计我国5G宏建站密度将至少是4G基站的1.5倍,总数或将达到近600万个。

更多资讯
芯禾科技电磁仿真软件IRIS 通过GLOBALFOUNDRIES 12LP工艺认证

国内EDA软件、集成无源器件IPD和系统级封装领域的领先供应商,芯禾科技于近日宣布其三维全波电磁场(EM)仿真软件IRIS已通过GLOBALFOUNDRIES格芯的12纳米领先性能(12LP)工艺技术认证。该认证能确保设计人员可以放心地使用格芯12LP的FinFET半导体制造工艺文件进行IRIS仿真。

IPC PCB技术趋势报告详述PCB制造商的应对策略

IPC—国际电子工业联接协会®新发布《2018年PCB技术趋势调研报告》。报告中详述了PCB制造商如何应对当前技术需要来满足截止到2023年的技术变革。

捷多邦携福猪给您送礼啦,最高可得2019元

新年伊始,万象更新,送走不平凡的2018,我们又以崭新的面貌,继续“中国制造”的征程。让我们一起牢记梦想,为创新中国砥砺前行。再出发,请先收下这份小小礼物

看不懂芯片后端报告怎么做个合格的前端设计工程师
看不懂芯片后端报告怎么做个合格的前端设计工程师

首先,我要强调,我不是做后端的,但是工作中经常遇到和做市场和芯片同事讨论PPA。这时,后端会拿出这样一个表格:

深南电路:目前5G处于研发板和样本阶段,对公司营收贡献不大

近期,深南电路与来自台湾申万宏源证券、新加坡政府投资公司、台湾永丰金证券、台湾国泰证券的投资者进行了电话会议。会上,深南电路表明,公司2018年业绩增长主要是来自于国内4G扩容和海外市场4G的建设,2018年5G主要处于研发板和样本阶段,对公司营收贡献较小。

电路方案