微带线和接地共面波导有什么区别?

2019-01-03 08:02:34 来源:sekorm
标签:

在为某一电路设计选择最优PCB材料时,高频电路设计者通常需考虑电路的性能变化、物理尺寸和功率高低。不同传输线技术的选择会影响电路设计的最终性能,如使用微带线或是接地共面波导(GCPW)。大部分设计者都了解高频微带线和带状线的明显区别,但接地共面波导与传统微带线有很多的不同。接地共面波导能为高频电路设计者的设计带来了许多好处和便利。选择不同电路时,了解不同PCB材料对微带线和接地共面波导电路的影响对设计是非常有帮助的。下图中可以看到两种电路的不同结构。

 

图1:同种结构对比图

 

我们可以看到:微带线电路的结构是信号导体线加工在介质层的顶部,接地导体面在介质层的底部。而接地共面波导结构中,除了介质层底部有的接地平面外,在介质层顶部,增加了额外的两个地平面并使信号导体处于这两个地平面中,且相互间隔。通过金属填充过孔使顶部和底部的接地平面相连接实现了一致的接地性能。此外,为保证如接合处等电路不连续处的一致性,许多接地共面波导电路通过接地母线来实现两顶层接地导体间的电气连接。

 

两种传输线技术的不同之处在于:接地共面波导中,顶层接地导体和信号导体之间的小间距可以实现电路的低阻抗,且通过调节该间距可以改变电路的阻抗。接地导体和信号导体的间距增大,阻抗也会增大。当接地共面波导的顶层接地导体和信号导体的间距增大时,接地导体对电路的影响会降低。当间距足够大时,接地共面波导电路就类似于微带线电路了。

 

为什么某种传输线比其他传输线技术有优势呢?很明显,相比于接地共面波导,微带线结构简单,这更加便于加工和电脑建模。微带线和带状线是微波波段最常用的传输线技术,但在毫米波频段时,微带线和带状线电路的损耗将增加。这使得这两种传输线技术在30GHz及以上频段的工作效率降低。但接地共面波导则具有牢固的接地结构,在高频频段具备更低的损耗。这为毫米波频段甚至100GHz及以上频段的设计提供了潜在的优势和稳定性能。

 

在选择使用微带线或接地共面波导传输线技术时,PCB材料在其中扮演怎样的角色呢?介电常数(Dk)和介电常数一致性等材料参数会影响传输线的电气性能。因电磁场在介电常数Dk的材料内部和外部都可以传播,其在电路结构中的传播方式不同从而影响电路材料的有效介电常数。对于顶层传输线和底层接地面的微带线电路结构,它的电磁场主要分布在两金属平面之间的介电材料内部,且集中分布在信号导体边缘。因此微带线电路的有效介电常数和PCB材料的介电常数值是密切相关的,如罗杰斯公司的RO4350B碳氢化合物陶瓷 PCB材料, 10GHz时其z(厚度)方向的介电常数工艺标准值为3.48,整个材料上的介电常数偏差保持在±0.05。

 

PCB材料的有效介电常数将决定的电路结构的尺寸,如50欧姆特征阻抗。例如,基于RO4350B碳氢化合物陶瓷电路材料的微带传输线,50欧姆特征阻抗条件下的电路宽度将基于该材料的介电常数值3.48。但对于使用该材料的接地共面波导,其有效介电常数会降低。因为电磁场将更多地分布于电路上方的空气中而不是PCB介电材料中,相比于微带线,接地共面波导的有效介电常数将减小。接地共面波导和微带线有效介电常数的差异还依赖于接地共面波导介质厚度和顶层地信号线-地之间的间距。

 

PCB加工因素对微带线电路造成的影响小于对接地共面波导电路造成的影响。例如,PCB镀铜厚度差异对微带线电路性能的影响很小,但会影响接地共面波导电路的性能。对于微带线电路,较厚的PCB铜层厚度仅略微减小插入损耗和降低电路的有效介电常数。而对于接地共面波导电路,较厚的PCB铜层厚度将导致顶层地—信号线—地间电磁场的增加,这使得接地共面波导电路上方空气中的电磁场分布增加。空气中电磁场分布的增加导致使用较厚的PCB铜层厚度的接地共面波导电路的电路损耗和PCB的有效介电常数均明显降低。

 

可以发现:尽管微带线在高频频段及毫米波频段有高的辐射损耗且难以实现高阶模抑制,微带线仍可适用于微波频段带宽相对较窄的电路。且微带线电路对PCB加工工艺和铜层厚度及厚度差异较不敏感。与此不同,接地共面波导在毫米波频段具有相对较低辐射损耗且能实现良好的高阶模抑制,这使得接地共面波导成为适用于30GHz及以上频段的候选传输线技术。此外,接地共面波导电路对PCB加工工艺和偏差要求相对不十分苛刻,这使得接地共面波导适合于高频频段的量产与应用。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
Allegro的Out Of Date Shapes警告解决方法

使用Allegro设计PCB板时,查看Status,经常会遇到out of date shapes的警告信息

PCB层叠怎样才能减少EMC?
PCB层叠怎样才能减少EMC?

PCB层叠是决定产品EMC性能的一个重要因素。良好的层叠可以非常有效地减少来自PCB环路的辐射(差模发射),以及连接到板上的电缆的辐射(共模发射)。

如何在Allegro中导入Outline
如何在Allegro中导入Outline

在PCB设计过程中,EDA工程师常常需要匹配两代PCB的结构,这种情况下,将上一代PCB的Outline(板框)导入新的PCB设计文件中,就可以大大缩短时间,而且尺寸完全准确。我看到常常有网友检索类似的信息,所以打算图文并茂的方式为读者讲解Allegro中导入Outline的方法。

格力与奥克斯“互掐”,PCB 打样行业要开始紧张了?

空调行业“霸道总裁” 格力,在微博上,一纸公文,把隔壁“小弟”奥克斯给举报了。

一个 19 年华为人的工作体会:华为的强大不是侃侃而谈的

还差3天在华为工作就满19年了。

更多资讯
青岛新区寻求转型,推动“高端制造业+人工智能”发展

近年来,青岛新区推进新区经济发展由要素驱动向创新驱动转变,产业链从中低端向高端迈进,加快推动“高端制造业+人工智能”发展。2018年西海岸新区工业企业年总产值4025亿元。

没有在怕的,台积电淡定应对三星抢单

三星近日频获喜讯,颇有后来者居上的态势。对此,台积电需要感到慌张么?

芯片国产率只有4.2%,中国半导体在10年内不可能自给自足

半导体要想实现自给自足的任务,绝非一朝一夕就能完成的,媒体上有不少乐观情绪认为中国公司在未来3-5年里就能在半导体技术上追赶上国际领先的供应商

Intel打造22FFL工艺 生产超强寿命RRAM芯片

Intel之前还有一些工厂是生产22nm工艺的,它们也不可能完全淘汰或者升级到7nm,所以2017年Intel推出了22FFL工艺。

由芯片研发模式引发的问题该如何解决?

Google的TPU芯片专门为云端AI应用设计,可谓是为云而生。而TPU的设计过程又越来越多的利用了云的优势,可谓是生于云中。TPU所带来的创新,不仅仅是芯片架构,还反映在整个芯片研发的思路,方法,甚至是“文化”,而后者可能对整个产业都会带来更为深远的影响。