2020 年 4 月 24 日 / 美通社 / -- 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布推出创新产品 RTL Architect™,该产品可将设计周期在 RTL 中向左推移(shift left)有助于加快设计收敛周期。RTL Architect 是业界首个物理感知 RTL 设计系统,可将芯片设计周期减半,并提供卓越的结果质量(QoR)。

 

RTL 团队日益面临快速探索特定领域 RTL 架构来提高功耗、性能和面积(PPA)的挑战,以满足人工智能和汽车应用等新的垂直市场的要求。现有的用于估计 RTL 质量的点工具解决方案由于下游实施的准确性较差而受到严重限制。早期设计周期的不准确性导致下游实现工具需要相互弥补,通常需要返回并进行 RTL 更改来实现 PPA 目标。RTL Architect 基于 Fusion Design Platform 实现环境的快速多目标预测引擎来应对这些挑战,从而准确预测下游实施的 PPA。RTL Architect 使 RTL 开发者能够查明源代码中的瓶颈,从而提高 RTL 质量。

 

瑞萨电子株式会社 EDA 共享研发数字设计部门技术总监 Hideyuki Okabe 表示:“瑞萨最先进的汽车片上系统具有一定的复杂性,需要通过架构调整来实现最高的 QoR,从而在目标市场中脱颖而出。RTL Architect 能够在 RTL 阶段快速探索和验证各种架构,帮助瑞萨在确定最佳架构的同时不必担心后期突发状况。”

 

Arm 中央工程组 CPU 工程副总裁 Jeff Kehl 表示:“与新思科技就 RTL Architect 产品展开合作,有助于更进一步加快新一代 Arm®处理器芯核的 RTL 开发周期。先进芯核开发设计方法采用 RTL Architect 技术将助力 Arm 开发更好的 CPU,以满足 Arm 与新思科技共同客户的新功耗和性能要求。”

 

RTL Architect 系统建立在统一的数据模型上,该模型提供数十亿的门极(gate level)容量和全面的层次化设计能力以适应先进工艺技术下不断扩大的设计和系统区块尺寸。RTL Architect 系统采用新思科技世界级实现和金牌 signoff 解决方案,在设计周期早期提供准确的结果,并按构造进行关联。

 

RTL Architect 采用快速多维实现预测引擎,通过该引擎 RTL 设计人员能够预测 RTL 更改对功耗、性能、面积以及堵塞带来的影响。该产品直接与新思科技 PrimePower 金牌 signoff 功耗分析引擎相接合,可进行准确的 RTL 功率估算和优化,以实现节能设计。RTL Architect 提供统一的工作流环境,以简易性方式来无缝分析关键 PPA 质量指标。现有门级 PrimePower 用户也可使用 PrimePower RTL 功耗预估功能,为 signoff 功耗分析流程提供一致的 RTL。

 

新思科技芯片设计事业部设计高级副总裁 Shankar Krishnamoorthy 表示:“达到最佳设计 PPA,实现快速的 RTL 调整迭代和快速的架构探索,对新思科技转向更小技术节点至关重要。在设计初期创造出最优质量的 RTL,对于实现最佳 QoR 和最快的结果时间也尤为关键。RTL Architect 旨在帮助开发者交付卓越的 RTL 设计,以缩短设计收敛流程并实现最佳 PPA。”