PCB设计 | 项目环境参数自动校验

实际需求：在一个设计团队中，为了保证所有的项目数据可以统一在同样的设计环境中，包括一致的中心库，一致的DBC文件和一致的协同配置等等，这样就确保了所有的设计数据不会发生因为个别同事误选或漏选，从而造成的项目数据错误（例如中心库选择错误，原理图无法启用协同功能等等），使得数据的可继承性大大降低。

老吴今天为大家推荐下面这款脚本，可根据后台设定的固定参数，在一个团队中，每一位设计者开启项目原理图时，自动对当前项目的环境属性与标准的属性参数进行对比，在不需要投入额外精力的情况下，及时发现环境数据问题，并可以在项目开启的同时，自动修正参数，保证了数据的正确性，大大降低了出错的概率！

工具：Verify Project

适用工具：Xpedition系列和Pads Pro系列

适用情况：每次开启项目时，自动校验并修正项目必要参数

当前版本支持的校验属性信息如下：

1.     中心库路径

2.     Bordersymbol

3.     BusContents

4.     SpecialComponents

5.    DBCFile

6.    RSCMServer Name

操作方法讲解：

1.     每次开启项目prj文件时，不再使用工具自带的Designer，而是通过启动Verify Project，在右上角选择将要开启的项目文件。

2. 此时，Verify Project会自动对当前项目的环境参数进行校验，并将与团队统一参数不相符的栏位以黄色高亮。

3. 接下来可以点击“Open Project”按钮，开启原理图工具，此时后台会自动将所有参数进行修正，修正成功后，弹出以下弹窗，点击确定即可完成修正，并进入原理图设计界面。

优势总结：

快速完成项目环境参数的校验及修正。

可以自定义具体需要校验的内容，支持继续开发。

对刚入职的同事，可以大大降低设计出错概率。

当设计项目发现问题时，可以第一时间从环境参数开始排查。