作为最为常见的存储芯片,NAND Flash 已经被广泛采用,特别是在消费类电子产品当中,因此,在其存储密度不断提升的同时,成本也越来越敏感。由于 Flash 闪存的成本取决于其芯片面积,如果可以在同一区域存储更多数据,Flash 将更具成本效益。

 

NAND 闪存主要有三种类型:Single Level Cell(SLC),Multi Level Cell(MLC)和 Triple Level Cell(TLC)。顾名思义,TLC Flash 在与 MLC 相同的区域中存储的数据更多,同理,MLC 存储的数据多于 SLC。另一种类型的 NAND 闪存称为 3D NAND 或 V-NAND(垂直 NAND),其通过在同一晶片上垂直堆叠多层存储器单元,这种类型的闪存实现了更大的密度。

 

浮栅晶体管

闪存将信息存储在由浮栅晶体管组成的存储单元中。为了更好地理解不同类型的 NAND 闪存,让我们来看看浮栅晶体管的结构、工作原理及其局限性。

 

浮栅晶体管或浮栅 MOSFET(FGMOS)非常类似于常规 MOSFET,区别在于它在栅极和沟道之间具有额外的电绝缘浮栅。

 

 

图 1:浮栅晶体管或浮栅 MOSFET(FGMOS)类似于常规 MOSFET,但 FGMOS 在栅极和沟道之间有一个额外的电绝缘浮栅。

 

由于浮栅是电隔离的,所以即使在去除电压之后,到达栅极的电子也会被捕获。这就是闪存非易失性的原理所在。与具有固定阈值电压的常规 MOSFET 不同,FGMOS 的阈值电压取决于存储在浮栅中的电荷量,电荷越多,阈值电压越高。与常规 MOSFET 类似,当施加到控制栅极的电压高于阈值电压时,FGMOS 开始导通。因此,通过测量其阈值电压并将其与固定电压电平进行比较来识别存储在 FGMOS 中的信息,被称为闪存中的读操作。 

 

可以使用两种方法将电子放置在浮动栅极中:Fowler-Nordheim 隧穿或热载流子注入。对于 Fowler-Nordheim 隧穿,在带负电的源极和带正电的控制栅极之间施加强电场。这使得来自源极的电子隧穿穿过薄氧化层并到达浮栅。隧穿所需的电压取决于隧道氧化层的厚度。利用热载流子注入,高电流通过沟道,为电子提供足够的能量以穿过氧化物层并到达浮动栅极。

 

通过在控制栅极上施加强负电压并在源极和漏极端子上施加强正电压,使用福勒 - 诺德海姆隧道效应可以从浮栅移除电子。这将导致被捕获的电子通过薄氧化层回到隧道。在闪存中,将电子放置在浮动栅极中被认为是编程 / 写入操作,去除电子被认为是擦除操作。

 

隧道工艺有一个主要缺点:它会逐渐损坏氧化层。这被称为闪存中的磨损。每次对单元进行编程或擦除时,一些电子都会卡在氧化层中,从而磨损氧化层。一旦氧化层达到不再能够在编程和擦除状态之间进行可靠性区分的点,则该单元被认为是坏的。由于读取操作不需要隧穿,因此它们不会将单元磨掉。这就是为什么闪存的寿命表示为它可以支持的编程 / 擦除(P / E)周期的数量。

 

SLC 闪存

在 SLC 闪存中,每个存储单元仅存储一位信息:逻辑 0 或逻辑 1. 单元的阈值电压与单个电压电平进行比较,如果电压高于电平,则该位被视为逻辑 0。反之则为逻辑 1。

 

 

图 2:将 SLC 闪存单元中的电压与阈值电压进行比较,以确定它是逻辑 0(高于阈值)还是逻辑 1(低于阈值)。

 

由于只有两个级别,因此两个级别之间的电压裕度可能非常高。这使得读取单元格更容易,更快捷。原始误码率(RBER)也很低,因为由于较大的电压余量,在读取操作期间泄漏或干扰的影响较小。低 RBER 还减少了给定数据块所需的 ECC 位数。

 

大电压裕量的另一个优点是磨损的影响相对较小,因为微小的电荷泄漏具有相对较低的影响。每个逻辑电平的更宽分布有助于以更低的电压对单元进行编程或擦除,这进一步增加了单元的耐久性,进而增加了寿命,即 P / E 循环的数量。

 

同时也有一个缺点,就是与在相同芯片区域中存储更多数据的其他类型的 Flash 相比,每个单元的成本更高。SLC 闪存通常用于对成本不敏感且需要高可靠性和耐用性的场合,例如需要大量 P / E 循环次数的工业和企业应用。

 

MLC 闪存

在 MLC 闪存中,每个存储器单元存储两位信息,即 00,01,10 和 11,在这种情况下,阈值电压与三个电平进行比较(总共 4 个电压带)。

 

 

图 3:将 MLC 闪存单元中的电压与三个阈值电压进行比较,以确定其逻辑两位值。

 

通过更多级别进行比较,读取操作需要更加精确,与 SLC Flash 相比,读取速度更慢。由于较低的电压余量,原始误码率(RBER)也相对较高,并且给定数据块需要更多的 ECC 比特。现在磨损的影响更为显着,因为与 SLC 闪存相比,任何电荷泄漏都会产生更大的相对影响,从而减少寿命(P / E 循环次数)。

 

由于需要仔细编程以将电荷存储在每个逻辑电平所需的紧密窗口内,因此编程操作也要慢得多。其主要优点是每比特成本更低,比 SLC 闪存低 2~4 倍。MLC 闪存通常用于成本更敏感的应用,例如消费电子或游戏系统,其性能、可靠性和耐用性不是那么关键,并且所需的 P / E 循环次数相对较低。

 

企业级多单元(eMLC)闪存

MLC 闪存的低可靠性和耐用性使它们不适合企业应用,而低成本是一个驱动因素。为了带来更低成本的优势,闪存制造商创建了一种优化级别的 MLC 闪存,具有更高的可靠性和耐用性,称为 eMLC。eMLC 中的数据密度通常会降低,从而提供更好的电压余量以提高可靠性。较慢的擦除和编程循环通常用于减少磨损的影响并提高耐用性。还有许多其他技术可以提高 eMLC 的可靠性和耐用性,这些技术因制造商而异。

 

TLC 闪存

在 TLC Flash 中,每个存储器单元存储 3 位信息。现在将阈值电压与 7 个电平(总共 8 个电压带)进行比较。

 

 

图 4:将 TLC 闪存单元中的电压与 7 个阈值电压进行比较,以确定其逻辑三位值。

 

与 SLC Flash 相比,TLC 的读取操作需要高度精确且速度慢。原始误码率也很高,增加了对给定数据块的更多 ECC 位的需求。磨损的影响也被放大,大大减少了寿命(P / E 循环次数)。编程操作也较慢,因为电压需要精确以将电荷存储在每个逻辑电平所需的窗口内。

 

TLC 的优势在于每比特的最低成本,与 SLC 或 MLC 闪存相比要低得多。TLC 闪存用于高成本敏感型应用,对 P / E 循环的需求较少,例如消费类应用。

 

SLC,MLC,eMLC 和 TLC 的比较

表 1 给出了假设类似光刻工艺的不同类型闪存的主要参数的比较。这些值仅表示比较性能,并且就特定存储器产品而言可能不准确。

 

 

表 1:每种不同类型 Flash 的主要参数的比较。

 

* ECC 位数取决于制程节点; 较小的制程节点需要更多的 ECC 位。

 

3D NAND Flash

上面讨论的所有不同的闪存都是二维的,意味着存储单元仅布置在芯片的 XY 平面中。使用 2D 闪存技术,在同一晶圆中实现更高密度的唯一方法是缩小制程工艺节点。其缺点是,对于较小的节点,NAND 闪存中的错误更为频繁。另外,可以使用的最小制程工艺节点存在限制。

 

为了提高存储密度,制造商开发了 3D NAND 或 V-NAND(垂直 NAND)技术,该技术将 Z 平面中的存储单元堆叠在同一晶圆上。以这种方式构建有助于为相同的芯片区域实现高位密度。在 3D NAND 闪存中,存储器单元作为垂直串连接而不是 2D NAND 中的水平串。

 

第一批 3D Flash 产品有 24 层。随着该技术的进步,已经制造出 32,48,64 甚至 96 层 3D 闪存。3D 闪存的优势在于同一区域中的存储单元数量明显更多。这也使制造商能够使用更大的制程工艺节点来制造更可靠的闪存。

 

3D Flash 的另一个主要技术转变是使用电荷阱 Flash 而不是浮栅晶体管。除了用氮化硅膜代替浮栅之外,电荷阱在结构上类似于 FGMOS。注意,由于大规模制造的困难,电荷阱在市场上没有被广泛使用。由于难以制造浮栅晶体管的垂直串以及电荷阱的其他固有优点,已经采用电荷阱技术用于 3D 闪存。

 

与 FGMOS 相比,基于电荷阱的存储器有许多优点。可以在较低电压下编程和擦除基于电荷阱的存储器,从而提高耐用性。由于捕获层(氮化物)是绝缘层,电荷不会泄漏,从而提高了可靠性。由于电荷不会从电荷阱的一侧流到另一侧,因此可以在同一阱层存储多于一位的电荷。赛普拉斯(前 Spansion)在 NOR 闪存中有效地利用了这种功能,称为 MirrorBit 技术,将两位数据存储在一个类似于 MLC 闪存的单个存储单元中。

 

未来的趋势

所有主要的闪存制造商都积极致力于开发不同的方法,以降低每比特闪存的成本,同时正在积极研究增加 3D NAND Flash 中垂直层的数量。虽然 15nm 似乎是目前 NAND 闪存中最小的成功节点,但 Flash 的光刻节点的缩小仍在继续。将 MLC 和 TLC 技术与 3D NAND 闪存相结合的方法也正在积极探索当中,许多制造商已经看到了成功的曙光。随着新技术的出现,我们可能很快就会看到存储单元可以存储一个字节的数据和垂直层,达到 256 层,甚至更高。