

利用 CPLD 来替代微控制器的 6 种方法

随着低功耗 CPLD 的出现，低功耗电子产品设计人员现在有新的选择来实现以前由微控制器完成的多种功能。本白皮书讨论什么时候适合采用 CPLD 来替代微控制器，什么时候可以采用 CPLD 作为微控制器的辅助器件。

引言

如果告诉便携式电子设计人员有一种低功耗数字器件能帮助他们利用软件程序来重新配置硬件工作，他们中的十个会有九个认为这是某种微控制器。这是可以理解的。丰富的特性和封装、大量的软件开发工具，以及庞大的应用代码库，无处不在的微控制器几乎能够用在所有便携式应用中。然而，随着低功耗 CPLD 的出现，设计人员有了新的选择来实现以前由微控制器完成的功能。

本白皮书讨论什么时候适合采用 CPLD 来替代微控制器，什么时候可以采用 CPLD 作为微控制器的辅助器件。根据其功能和复杂程度，本白皮书中的例子可以分成三类。第一类是 I/O 管理，主要针对引脚级应用。第二类是端口管理，重点是器件之间的各种接口。第三类是系统管理，面向使用引脚或者端口来控制系统级功能的应用。

第一次接触可编程逻辑的设计人员会发现 CPLD 设计在很多方面和传统的微控制器设计类似。下面简单说明 CPLD 设计流程：

1. 利用软件开发工具，采用 Verilog 或者 VHDL 等高级语言编写设计。
2. 对设计进行仿真，以验证功能是否正确。
3. 验证是否满足资源占用和时序通路等物理要求，将设计“适配”到 CPLD 中。
4. 对设计进行仿真，以验证时序是否正确。
5. 设计被编程至物理器件中。

二者之间的一个主要不同是复杂的在电路仿真器功能，该功能用于验证微控制器。然而，一旦理解了可编程技术的细微差别后，微控制器设计人员便能够很好地进行 CPLD 设计。

CPLD 替代微控制器的实例

以下介绍了 CPLD 能够有效替代微控制器的某些应用。


I/O 管理

当考虑是使用 CPLD 还是微控制器来进行 I/O 管理时，所需要的 I/O 数量和类型是两个关键因素。微控制器的好处是体积小而且价格低，当然还有大量的小型低成本微控制器供设计人员选择。然而，如果某一应用需要大量的通用 I/O，那么 CPLD 在成本上通常可以和微控制器相竞争。小型低成本微控制器一般受限于串口，它最多有几个通用 I/O 引脚。设计人员发现，I/O 数量较多的微控制器体积也不小，而且价格也昂贵。而另一方面，CPLD 趋于有较多的 I/O；小外形封装 CPLD 有 50 多个 I/O 是比较常见的。例如，5-mm x 5-mm 封装的 Altera® MAX® II Z EPM240Z CPLD 有 80 个 I/O。除了 I/O 数量优势以外，一般情况下，CPLD 要比微控制器更加灵活。除了某些例外，大部分 CPLD I/O 都能够用于任意目的。

可编程电平转换

很多产品都需要使用电压不同的各种逻辑器件。为支持多电压应用，设计人员要经常连接不同电平的器件。而采用微控制器几乎不可能实现这一切，因为微控制器的 I/O 资源数量有限，一般采用一个电压源工作。而 CPLD 有大量的 I/O，并分成多个块。相应的为每个 I/O 块分配一个电压源。因此，开发电平转换器只需要将一个块中一种电压的所有 I/O 分在一起，将相关的电压参考连接到这些 I/O 所需的电源上（图 1）。使用 CPLD 不但能够很好地完成电平转换，它更大的优势在于和电平转换相结合的可编程功能。例如，如果某一应用需要 LCD 显示器，但主处理器并不支持这种显示器，而且电平不同，那么可以采用 CPLD 来实现主处理器和 LCD 显示器之间的电平转换时序控制功能。

图 1. 使用 MAX IIZ CPLD 来进行电平转换



脉冲宽度调制

一般而言，设计人员针对某一功能选择一款微控制器，例如脉冲宽度调制（PWM），这些功能也可以采用 CPLD 来实现。在 PWM 中，方波的时间周期不变，而信号保持高电平的时间在变化或者受到调制。这样，信号的占空比 (t_{on}) 是变化的。PWM 为数字系统中的模拟电路控制提供了有效的方法。便携式应用中常用的一种方法是利用 PWM 来调节 LED 的亮度。


CPLD 并没有专用 PWM 电路，但是实现 PWM 输出并不难。例如，MAX IIZ CPLD 的内部振荡器可以用作频率源，计数器可以用于调制所产生的频率。

模数转换器

设计人员经常选择微控制器来实现模数转换器（ADC）。然而，在某些情况下，例如键盘解码，可能不需要 ADC。

图 2 所示为一个基本开关阵列和 ADC。在 V_{cc} 和 GND 之间串联了一组电阻，每个电阻抽头和公共极上连接了一个开关。如果开关接通，电路产生一个和电阻堆中开关位置成比例的电压信号。要在数字系统中使用，模拟信号必须转换为数字值，通常选用含有内置 ADC 的微控制器来实现这一功能。

图 2. 模拟键盘阵列




然而，CPLD 也是一种选择。加入一个简单的低成本外部电容后，MAX IIZ CPLD 可以利用其内部振荡器、施密特触发器 I/O 以及高密度算法可编程逻辑架构来完成模数转换 (1)。

上电排序

MAX IIZ 器件针对大量的系统管理功能进行了优化，例如多电压系统上电和系统复位上电排序功能，以及片选信号生成等。这两类应用一般集成在一个非易失、瞬时接通器件中。多电压系统上电排序功能需要采用瞬时接通器件，该器件能马上管理 PCB 上其他器件的上电顺序。因此，相对于在毫秒量级上电的微控制器，能够在几微秒内上电的 CPLD 是上电排序功能更好的选择。

图 3 所示为典型的 MAX IIZ 器件上电排序应用。随着电路板密度以及电路板电源层数的增加，上电排序变得越来越复杂。MAX IIZ CPLD 能够轻松管理系统复杂程度不同的上电排序。多电源供电支持不同的器件，需要采用控制逻辑来管理每一器件的上电顺序。为确保在上电期间不会出现对总线信号的意外驱动，也需要 MAX IIZ 器件来控制关键总线信号，直至上电完成。JTAG 端口监视上电顺序，存储上电时的错误状态等信息。它还可以用于在调试阶段设置上电排序断点。


图 3. 利用 CPLD 实现上电排序



看门狗定时器

很多系统管理应用需要采用定时器。设计人员可能会吃惊地发现 CPLD 可以用于实现通常由微控制器完成的定时器功能。利用几个分立电容、电阻、二极管和金属氧化物半导体场效应晶体管 (MOSFET)，设计一个简单但是有效的电阻电容 (RC) 定时器电路，周期性的对 CPLD 上电。在图 4 的实例电路中，设置 RC 值来建立一个 10 秒定时器。可以利用三个外部电容 (C1、C2 和 C3) 来扩展这一基本定时器，三个电容被用于建立一个简单的非易失二进制计数器。这样，在 MAX II EPM240Z CPLD 中利用 19% 的逻辑就可以完全实现从 10 秒到 80 秒的间隔周期 (2)。

图 4. 为 MAX II CPLD 开发基于定时器的上电电路




CPLD 和微控制器结合使用的实例

CPLD 并不总是与微控制器相竞争。在以下几个例子中，CPLD 是微控制器优异的辅助器件。

GPIO 引脚扩展

在常见的通用 I/O 引脚扩展应用中，设计人员把低成本小型微控制器的可编程功能和 CPLD 的通用 I/O 资源结合起来使用。CPLD 构建一组内部寄存器，微控制器通过 I²C 或者 SPI 等串口来访问这些寄存器 (图 5)，使微控制器能够使用现有的 I/O 资源来扩展其 I/O 总数量。利用扩展 I/O，设计人员还可以使用 CPLD 进行电平转换，从而提高了 CPLD 的实用性 (3)。

图 5. GPIO 引脚扩展



端口管理


便携式应用设计人员经常需要连接具有不同 I/O 接口的器件。这一功能被称为桥接，因为采用 CPLD 来构成不同接口之间的“桥”。这一节介绍三个这样的例子：

- 串行至串行 - I²C 至 SPI
- 串行至并行 - SPI 器件（串行）至主处理器（并行）
- 并行至并行 - 主处理器至 CF+

在每一例子中，有几个原因表明为什么 CPLD 是优于微控制器的选择。一个原因是微控制器不能有效地提供需要的 I/O 数量。采用微控制器不一定能满足接口需要的性能。此外，在微控制器中实现这些功能要比在 CPLD 硬件中复杂得多。

串行至串行转换


图 6 所示为采用 CPLD 来桥接两种不同的串口：I²C 和 SPI。这一设计可以在 MAX IIZ EPM240Z CPLD 中实现，使用了大约 43% 的逻辑和 6 个 I/O 引脚 (4)。

图 6. 利用 MAX IIZ CPLD 实现 I²C 至 SPI 接口

串行至并行转换

图 7 所示为主处理器和 SPI 主机的接口，使用 CPLD 来实现串并转换接口。这个例子建立一个主处理器总线接口和完整的 SPI 主机，可以在 MAX II EPM240Z CPLD 中实现，占用了大约 30 % 的逻辑和 25 个 I/O 引脚 (5)。


图 7. 利用 MAX IIZ CPLD 实现主处理器至 SPI 接口



并行至并行转换

在图 8 中，CPLD 被用于桥接两种不同的并口。这一实例实现了 Compact FLASH+ 器件的主处理器总线接口，在 MAX II EPM240Z CPLD 中实现，使用了大约 54% 的逻辑，以及 45 个 I/O 引脚 (6)。

图 8. 利用 MAX II CPLD 实现主处理器至 CF+ 接口



结论

传统上，某些微控制器一直是低功耗电子设计人员的唯一“可编程”逻辑选择。然而，随着低功耗 CPLD 的推出，设计人员在便携式应用上有了新的选择。本白皮书的多个实例介绍了怎样在便携式应用中使用低功耗 CPLD 来替代或者扩展以前在微控制器中实现的多种功能。结果，低功耗电子设计人员在便携式应用中拥有了另一套解决问题的工具，在设计创新产品时，能更好地选择最佳器件。

参考文献

1. AN 426: 使用 MAX II CPLD 作为模拟键盘编码器:
www.altera.com/literature/an/an426.pdf
2. AN 491: 利用 Altera MAX II CPLD 自动启动:
www.altera.com/literature/an/an491.pdf
3. AN 494: 在 Altera MAX II CPLD 中利用 PC 总线接口实现 GPIO 引脚扩展:
www.altera.com/literature/an/an494.pdf
4. AN 486: 使用 MAX II CPLD 实现 SPI 至 PC 转换:
www.altera.com/literature/an/an486.pdf
5. AN 485: Altera MAX II CPLD 中的串行外设接口 (SPI) 主机:
www.altera.com/literature/an/an485.pdf
6. AN 492: 利用 Altera MAX II CPLD 实现 CF+ 接口:
www.altera.com/literature/an/an492.pdf

详细信息

- 利用 MAX II CPLD 降低便携式应用的系统总成本:
www.altera.com/literature/wp/wp-01001-reduce-total-system-cost-in-portable-apps-using-max.pdf
- 使用零功耗 CPLD 来有效降低便携式应用的功耗:
www.altera.com/literature/wp/wp-01042-using-zero-power-cplds-to-lower-power-in-portable.pdf
- AN 422: 利用 MAX II CPLD 实现便携式系统的功耗管理:
www.altera.com/literature/an/an422.pdf
- 免费的 Quartus® II 网络版设计软件:
https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp

- 利用 MAX II 开发套件启动开发：
www.altera.com/products/devkits/altera/kit-maxii-1270.html
- 购买器件样片：
www.altera.com/corporate/contact/con-index.html
- 设计实例和应用笔记：
www.altera.com/support/examples/max/exm-max.html

致谢

- Rafael Camarota, HardCopy 产品组高级经理, Altera 公司。
- Denny Steele, 低成本产品组高级经理, Altera 公司。



版权 © 2009 Altera 公司。保留所有版权。Altera, 可编程解决方案公司、程式化 Altera 标识、专用器件名称和所有其他专有商标或者服务标记, 除非特别声明, 均为 Altera 公司在美国和其他国家的商标和服务标记。所有其他产品或者服务名称的所有权属于其各自持有人。Altera 产品受美国和其他国家多种专利、未决应用、掩模著作权和版权的保护。Altera 保证当前规范下的半导体产品性能与 Altera 标准质保一致, 但是保留对产品和服务在没有事先通知时的变更权利。除非与 Altera 公司的书面条款完全一致, 否则 Altera 不承担由使用或者应用此处所述信息、产品或者服务导致的责任。Altera 建议客户在决定购买产品或者服务, 以及确信任何公开信息之前, 阅读 Altera 最新版的器件规范说明。