DR1 系列核心板 PS+PL 异构多核实战案例手册（一）
前言本文为PS + PL端异构多核案例开发的指引文档，主要对PS + PL端开发案例进行简要介绍。开发环境Windows开发环境：Windows10 64bit开发工具：TD_5.9.1_DR1_2025.1_NL、FD_2025.1_SP1
术语表为便于阅读，下表对文档出现的关键术语进行解释；对于广泛认同释义的术语，在此不做注释。
https://file1.elecfans.com/web3/M00/47/3A/wKgZPGlnQ-yAPEbkAABxy8uUGbM457.png
注意事项（1）请先按照《开发环境搭建》文档安装TD、FD等软件以及进行JTAG驱动安装，使用下载器（厂家：安路科技，型号：AL-LINK-FT-V1.0）连接评估板JTAG接口至PC端USB接口。（2）在进行本文操作前，请先参考《TD-FD工程编译与加载》，熟悉工程编译、镜像加载等方法。（3）案例于产品资料“4-软件资料\Demo\FPGA-demos\All-Programmable-SoC-demos\”目录下。案例目录详细说明见下表：
https://file1.elecfans.com/web3/M00/47/3A/wKgZPGlnQ_iAaWmwAAAjZ3oDf58556.png
（4）查看案例的Design工程以及约束文件的方法如下，以axi_gpio_led案例进行演示：可在TD工程中双击"axi_gpio_led_bd"打开Design Integrator界面。
https://file1.elecfans.com/web3/M00/47/3C/wKgZPGlnRy2ASC7NAAFPz3Heng8319.png
图 1
https://file1.elecfans.com/web3/M00/47/3C/wKgZPGlnRyyACghXAAGrbZbbQq0153.png
图 2
双击"axi_gpio_led_demo.adc"打开.adc约束文件。
https://file1.elecfans.com/web3/M00/47/3F/wKgZO2lnR3WAbqTYAAFZVeyhvqA735.png
图 3
1 axi_gpio_led案例案例功能：PS端通过AXI4-Lite总线发送命令至PL端AXI GPIO IP核，IP核再根据命令控制评估底板PL端LED3的状态。
https://file1.elecfans.com/web3/M00/46/3E/wKgZO2lfY1aANweoAACKyVAmmp8748.png
图 4
工程管脚约束可查看工程文件"constrains"目录下的.adc约束文件。1.1 TD工程说明工程在PL端上使用AXI GPIO IP核，ARM Processor System IP核（PS端）通过AXI4-Lite总线可以控制底板的LED亮灭，Design Integrator工程和地址分配如下：
https://file1.elecfans.com/web3/M00/47/3C/wKgZPGlnR4WAAX66AAC1NZ4WBtY731.png
图 5
https://file1.elecfans.com/web3/M00/47/3F/wKgZO2lnR4WAUaz3AAEQa873FxY512.png
图 6
1.2 IP核简介IP核开发相关资料可查阅产品资料“6-开发参考资料\Anlogic官方参考文档\”目录下文档，IP核配置参数如下。（1）ARM Processor SystemARM Processor System IP核心配置和FSBL工程一致，详细配置可参考位于产品资料“4-软件资料\Linux\FSBL\fsbl-[版本号]\”目录下的FSBL工程。（2）AXI GPIO
https://file1.elecfans.com/web3/M00/47/3F/wKgZO2lnR5aAHnTYAABdYzkQsgA401.png
图 7
（3）AXI Protocol Converter
https://file1.elecfans.com/web3/M00/47/3F/wKgZO2lnR56Aboa3AABluPxwyw0111.png
图 8
（4）AXI Matrix
https://file1.elecfans.com/web3/M00/47/3C/wKgZPGlnR6eAGDSCAAB5XSLasFQ610.png
图 9
https://file1.elecfans.com/web3/M00/47/3F/wKgZO2lnR6eAOYmNAACQOGqIubo426.png
图 10
1.3 案例测试将本案例的动态设备树镜像文件pl.dtbo和PL端.bit镜像文件拷贝至"/lib/firmware/"目录下（若该目录不存在，请新建），并将PL端可执行文件重命名为system_wrapper.bit，然后执行如下命令加载PL端镜像。Target#mkdir -p /lib/firmwareTarget#cp pl.dtbo /lib/firmware/
Target#cp axi_gpio_led_dr1m90.bit /lib/firmware/system_wrapper.bit
Target#mount -t configfs none /sys/kernel/config
Target#mkdir /sys/kernel/config/device-tree/overlays/full //创建full目录，可根据实际情况修改Target#echo pl.dtbo > /sys/kernel/config/device-tree/overlays/full/path //dtbo文件名称请根据实际情况修改
https://file1.elecfans.com/web3/M00/45/FB/wKgZO2ld06CAJcROAABJoyUJG7U839.png
图 11
查看"/sys/class/gpio/"目录下生成的gpiochip322节点，地址为0x80100000，与axi_gpio_led案例给AXI GPIO IP分配的地址一致。Target#ls /sys/class/gpio/gpiochip* -l
https://file1.elecfans.com/web3/M00/47/40/wKgZO2lnR76ARBG7AABNMaNCWcA928.png
图 12
生成gpio322节点，配置gpio322为output。Target#echo 322 > /sys/class/gpio/exportTarget#echo out > /sys/class/gpio/gpio322/direction
https://file1.elecfans.com/web3/M00/45/FB/wKgZO2ld07WAPiCwAAAKS_SDMnE428.png
图 13
通过gpio322控制评估底板LED3亮灭。Target#echo 1 > /sys/class/gpio/gpio322/valueTarget#echo 0 > /sys/class/gpio/gpio322/value
https://file1.elecfans.com/web3/M00/45/FB/wKgZO2ld076AF_enAAAJtTJderg593.png
图 14
页:
[1]