FPGA配置要逆天了,还有什么能阻止得了它吗?

2014-05-14 10:09:40 来源:EEFOCUS
标签:

 

Altera发布了业界第一款支持硬核浮点DSPFPGA,硬核浮点DSP模块将集成在Altera 20nm Arria 10 FPGA和SoC中,也会集成在14nm Stratix 10 FPGA和SoC中。这一革命性的设计会对器件浮点运算性能带来多大的提升,对传统FPGA浮点运算设计带来多大的改变,又会对DSP以及GPU市场带来多大的影响,Altera公司首席DSP产品规划经理Michael Parker、软件和DSP产品市场经理Albert Chang先生连线国内媒体,带来了精彩的内容分享。

 

硬核兼容IEEE754,支持单精度浮点运算

支持硬核浮点DSP的FPGA使用专用硬核电路,能够自然支持IEEE 754单精度浮点。IEEE 754浮点所有复数都位于DSP模块的硬核逻辑中,不会占用可编程逻辑,即使是100%的使用了DSP模块,浮点也支持定点设计中相似的时钟速率。

 

采用TSMC 20nm工艺的Arria 10 系列,浮点运算性能将达到1.5TFLOP的DSP性能,而且是单精度。它的运行频率可以达到400到450MHz,在软件方面支持OpenCL、DSP Builder和浮点宏功能。

 

至于1.5TFLOP的浮点运算是如何计算出的,笔者也作了详细的了解:Arria 10器件10AX066含有660 kLE的逻辑,以及1688个DSP模块,总共有1688个浮点加法器和1688个浮点乘法器。运行在450 MHz的总计3376个浮点运算器性能达到了1520 GFLOPS。德州仪器、Nvidia和AMD也都是采用这一峰值浮点性能判定方法计算其DSP和GPU的峰值GFLOPS的。

 

而采用Intel 14nm三栅极工艺制成的高端FPGA和SOC Stratix 10系列单精度浮点运算可以达到10TFLOP的水平。

 

浮点模块与现有设计是后向兼容,对定点性能没有影响。DSP设计人员可以选择定点或者浮点模式,每一个DSP模块都可以独立运行。

 

极大提高设计效能及资源使用效率

加入硬核浮点模块带来的提升是巨大的,它极大的提高了设计人员的效能,也释放了FPGA的逻辑资源,使其可以供其他任务使用,为设计产品的迅速面市提供了可靠保障。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

作者简介
岳浩
岳浩

与非网记者。8年研发工程师背景,常驻苏州,喜交友。闲时喝喝茶,侃大山;忙时到处跑,找新闻。希望我们的努力对您有所帮助! 邮箱:yuehao@eefocus.com 欢迎与我联系!

继续阅读
当树莓派遇到FPGA ——拥有立体视觉和LiDAR的“驴车”
当树莓派遇到FPGA ——拥有立体视觉和LiDAR的“驴车”

为大家介绍一款基于树莓派和Xilinx FPGA的拥有立体视觉和LiDAR的 DonkeyCar。

基于FPGA的椭圆曲线加密设计

椭圆曲线加密是一种目前已知的所有公钥密码体制中能够提供最高比特强度的一种公钥体制。在FPGA实现椭圆曲线加密系统时,基于GF(2)的多项式有限域中的乘法、求逆运算是其中的两大难点。本文提供了一种椭圆曲线加密的FPGA实现的结构,着重讨论了基于GF(2)的多项式有限域中的乘法、求逆运算的实现,并与软件实现的性能进行了比较。

宇宙最快FPGA产品8年前就已出现?这事得从帕克太阳探测器说起
宇宙最快FPGA产品8年前就已出现?这事得从帕克太阳探测器说起

8年前,NASA和约翰霍普金斯大学联合立项,投入15亿美元打造一款绕日探测卫星。2018年,这款名为“帕克号”的太阳探测器发射升空。帕克号上的电子系统和仪器组由多个FPGA共同控制,帮助帕克号成为有史以来最接近太阳和速度最快的人造航天器。

使用Vivado HLS优化RTL代码以达到最佳性能

用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈,如何在不改变 RTL 代码的情况下,提升设计性能。

FPGA应用于人工智能硬件加速的可行性分析

摩尔定律从2003年开始放缓。为了延续性能倍增、功耗减半,Intel CPU采用多核来实现。然而,到2015年以后,多核也达不到了。内核数每增加一倍,运算性能并不能成倍增长。因此,业界需要寻找新的方法来实现延续,比如针对应用进行硬件加速。

更多资讯
使用个人数字助理、FPGA技术实现高质量流视频的方案

无线多媒体依赖于复杂的视频软件/服务器技术,而流视频和音频的生成又依赖复杂的处理技术。

用带SRAM的FPGA实现动态可重构技术

由于数字逻辑系统功能复杂化的需求,单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数字系统而言,系统规模是基于各种逻辑功能模块的组合。但是,无论是时序逻辑系统,还是组合逻辑系统,或者组合/时序混合系统,从时间轴上来看,系统中的各个功能模块并不是时刻都在工作,而是根据系统外部的整体要求,轮流或循环地被激活或工作。

基于CPLD的单片机电路板故障测试诊断系统的接口设计方案

CLPD(复杂可编程逻辑器件)兼容了LPD(可编程逻辑器件)和通用门阵列的优点,具有编程灵活、可实现较大规模电路的特点,同时具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定、可实时在线检验等优点,因此广泛应用于产品的原型设计和产品生产之中。

使用FPGA实现EnDat接口的模块连接详细教程

本文阐述了EnDat接口的特点、功能、时序和数据传输、OEM数据存储,同时介绍了编码器数据采集后续电路设计方案、基于FPGA模块设计的原理和原则。

后摩尔定律时代计算迎来大变革,赛灵思凭借“自适应计算平台”稳操胜券

半导体市场在AI、自动驾驶等新兴应用的推动下被一路看涨,赛灵思的市场营收也是 “涨势喜人”。在本月与非网策划的《回顾2018,展望2019》专题中,赛灵思总裁兼首席执行官Victor Peng接受了采访,他介绍,“在 2019 财年的头两个季度,赛灵思取得了远超我们最初预期的业绩。在刚结束的第二财季,我们的收入达到7.46 亿美元,较上年

电路方案