可编程逻辑器件(FPGA)近几年来发展迅速。逻辑规模已经从最初的1000个可用门发展到现在的1000万个可用门。FPGA技术之所以具有巨大的市场吸引力,其根本原因在于:FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题,而且其开发周期短、投入少,芯片价格不断下降。FPGA正在越来越多地取代传统上ASIC,特别是在小批量、个性化的产品市场方面。本文为您准备的是有关FPGA的技术文献和应用详解汇总。

 

FPGA系统设计的仿真验证之: FPGA设计仿真验证的原理和方法
严格来讲,FPGA设计验证包括功能与时序仿真和电路验证。仿真是指使用设计软件包对已实现的设计进行完整测试,模拟实际物理环境下的工作情况。本文具体介绍功能仿真和时序仿真。

 

FPGA系统设计的仿真验证之: ModelSim仿真工具简介
ModelSim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述语言的仿真软件,该软件可以用来实现对设计的VHDL、Verilog或者是两种语言混合的程序进行仿真,同时也支持IEEE常见的各种硬件描述语言标准。无论从友好的使用界面和调试环境来看,还是从仿真速度和仿真效果来看,ModelSim都可以算得上是业界最优秀的HDL语言仿真软件。

 

FPGA系统设计的仿真验证之: ModelSim的仿真流程
使用ModelSim对设计的HDL程序进行仿真分为功能仿真和时序仿真两种。本节将以一个具体的实例讲解如何使用ModelSim对HDL工程进行功能仿真。这里我们使用的例子是一个分频电路的设计。所谓分频电路是将较高频率的时钟分频,得到较低频率的时钟。分频电路的使用较为广泛。

 

FPGA系统设计的仿真验证之: 功能仿真和时序仿真的区别和实现方法
这里我们使用一个波形发生器作为例子,来说明如何使用Modelsim对Quartus II生成的IP Core和相应的HDL文件进行功能仿真和时序仿真。这个例子里面使用到了由Quartus II生成的一个片上ROM存储单元。这种存储单元和RAM一样,都是基本的FPGA片上存储单元,在以后的设计里面会经常使用到。

 

FPGA系统设计的仿真验证之: 仿真测试文件(Testbench)的设计方法
随着设计量和复杂度的不断增加,数字设计验证变得越来越难,所消耗的成本也越来越高。面对这种挑战,验证工程师必须依靠相应的验证工具和方法才行。对于大型的设计,比如上百万门的设计验证,工程师必须使用一整套规范的验证工具;而对于较小的设计,使用具有HDL testbench的仿真器是一个不错的选择。

 

FPGA系统设计的仿真验证之:SDRAM读写控制的实现与Modelsim仿真
本节旨在通过分析SDRAM控制器,介绍了SDRAM的基本工作模式。最后使用Modelsim对读写控制器进行仿真,帮助读者进一步了解一个真实的器件模块是如何进行Modelsim仿真的。

 

FPGA系统设计原则和技巧之:FPGA系统设计的3个基本原则
在实际设计中,使用最小的面积设计出最高的速度当然是每一个开发者追求的目标。但往往面积和速度是不可兼得的。想使用最低的成本设计出最高性能的产品是不现实的,只有兼顾
面积和速度,在成本和性能之间有所取舍,才能够达到设计者的产品需求。

 

FPGA系统设计原则和技巧之:FPGA系统设计的3种常用技巧
乒乓操作是FPGA设计中最常用的一种数据缓冲方法,简单而且实用。本文将详细介绍乒乓操作的具体原理和案例。

 

FPGA系统设计原则和技巧之:FPGA系统设计的3种常用IP模块
FPGA的开发工具软件,如Quartus II、ISE等,一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的,所以只能用于该厂家的FPGA芯片设计中。这些IP最常用的3个IP分别是片上存储器(RAM/ROM/FIFO),锁相环(PLL/DLL)和高速串行收发器(SERDES)。灵活使用这些IP,可以提升设计的性能,同时降低设计的复杂度。

 

更多关于FPGA的技术资讯,欢迎访问 与非网FPGA技术专区