美高森美发布Libero SoC v11.8软件

2017-04-26 15:48:00 来源:EEFOCUS
标签:

提供其FPGA和SoC器件的免费评估授权


致力于在功耗、安全、可靠性和性能方面提供差异化半导体技术方案的领先供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)发布Libero系统级芯片(SoC)软件的 v11.8最新版本。这是一款综合性可编程逻辑器件(FPGA)设计工具,具有混合语言仿真等重要性能改进,还有同级最佳调试功能,以及一个全新网表视图。除此以外,美高森美还提供免费的 License,让用户评估美高森美基于Flash的FPGA和SoC FPGA器件。


美高森美Libero SoC设计工具包的内容包括Mentor Graphics ModelSim Simulator,可以逐行验证硬件描述语言(HDL)代码。可以在任何级别进行仿真:行为级(预综合)、结构级(后综合),以及反标的动态仿真。易于使用的图形用户界面可让用户快速识别和调试问题。Libero SoC v11.8现在还包括ModelSim Microsemi Pro,可让用户在混合语言环境下进行仿真,而且,相比以前的版本可以提升20%的仿真时间。

高森美公司软件工程副总裁Jim Davis说道:“新版本Libero SoC v11.8具有显着的改进,其中集成的ModelSim ME Pro可以针对VHSIC硬件描述语言(VHDL)、Verilog和SystemVerilog提供混合语言的仿真支持,使得客户能够瞄准各式各样的IP设计,而且毋须担心混合多种语言会出现问题。新版本还包括最新的SmartDebug增强功能,比如美高森美 FPGA独有的FPGA硬件断点(FHB)功能。FHB功能可让用户在设计中设置断点,并按照时钟周期步进,这样可以大大提高可视性,并且缩短调试时间。”

虽然断点一直在嵌入式软件中使用,但现在可用于支持FPGA逻辑调试功能。这可以提高FPGA设计的生产率、可用性和效率,从而快速推向市场,特别是在产品验证阶段,因为这是产品开发周期中耗时最长的阶段。这些SmartDebug增强功能与现有调试功能互补,不必使用集成逻辑分析仪(ILA),也能够以一种新的方式来调试FPGA装置的状态、存储器和串行/解串(SerDes)收发器。

美高森美Libero SoC v11.8特别适合面向航天、国防、安全、通信、数据中心、工业和汽车市场中各种应用的FPGA设计。它还包括一系列的额外特性,比如新的网表视图可以透视不同的内部结构,新的约束管理功能具有模块流和输入/输出(I/O)咨询器,而且其SmartTime用户界面在运行时间方面有20%的提高,也支持Windows 10操作系统。

为了使这款解决方案获得广泛应用,Libero SoC v11.8还附带新的60天免费评估授权,可用来评估美高森美基于Flash的FPGA和SoC参考设计,以及教程和应用指南等。为满足客户对美高森美易学易用的设计工具包不断增长的需求,新的评估授权提供了一个让客户快速上手Libero SoC设计的简单方法

Aberdeen的市场分析指出,到2020年约有500亿个机器是联网的。这些机器不但要保证安全,而且要确保在器件、设计和系统级的安全。凭借美高森美在安全方面的专长,Libero SoC v11.8还包括该公司的安全生产编程方案(SPPS),这可以生成和注入加密密匙和配置比特流,以防止过度构建、克隆、逆向工程、病毒代码插入及其它安全威胁。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
当树莓派遇到FPGA ——拥有立体视觉和LiDAR的“驴车”
当树莓派遇到FPGA ——拥有立体视觉和LiDAR的“驴车”

为大家介绍一款基于树莓派和Xilinx FPGA的拥有立体视觉和LiDAR的 DonkeyCar。

基于FPGA的椭圆曲线加密设计

椭圆曲线加密是一种目前已知的所有公钥密码体制中能够提供最高比特强度的一种公钥体制。在FPGA实现椭圆曲线加密系统时,基于GF(2)的多项式有限域中的乘法、求逆运算是其中的两大难点。本文提供了一种椭圆曲线加密的FPGA实现的结构,着重讨论了基于GF(2)的多项式有限域中的乘法、求逆运算的实现,并与软件实现的性能进行了比较。

宇宙最快FPGA产品8年前就已出现?这事得从帕克太阳探测器说起
宇宙最快FPGA产品8年前就已出现?这事得从帕克太阳探测器说起

8年前,NASA和约翰霍普金斯大学联合立项,投入15亿美元打造一款绕日探测卫星。2018年,这款名为“帕克号”的太阳探测器发射升空。帕克号上的电子系统和仪器组由多个FPGA共同控制,帮助帕克号成为有史以来最接近太阳和速度最快的人造航天器。

使用Vivado HLS优化RTL代码以达到最佳性能

用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈,如何在不改变 RTL 代码的情况下,提升设计性能。

FPGA应用于人工智能硬件加速的可行性分析

摩尔定律从2003年开始放缓。为了延续性能倍增、功耗减半,Intel CPU采用多核来实现。然而,到2015年以后,多核也达不到了。内核数每增加一倍,运算性能并不能成倍增长。因此,业界需要寻找新的方法来实现延续,比如针对应用进行硬件加速。

更多资讯
使用个人数字助理、FPGA技术实现高质量流视频的方案

无线多媒体依赖于复杂的视频软件/服务器技术,而流视频和音频的生成又依赖复杂的处理技术。

用带SRAM的FPGA实现动态可重构技术

由于数字逻辑系统功能复杂化的需求,单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数字系统而言,系统规模是基于各种逻辑功能模块的组合。但是,无论是时序逻辑系统,还是组合逻辑系统,或者组合/时序混合系统,从时间轴上来看,系统中的各个功能模块并不是时刻都在工作,而是根据系统外部的整体要求,轮流或循环地被激活或工作。

基于CPLD的单片机电路板故障测试诊断系统的接口设计方案

CLPD(复杂可编程逻辑器件)兼容了LPD(可编程逻辑器件)和通用门阵列的优点,具有编程灵活、可实现较大规模电路的特点,同时具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定、可实时在线检验等优点,因此广泛应用于产品的原型设计和产品生产之中。

使用FPGA实现EnDat接口的模块连接详细教程

本文阐述了EnDat接口的特点、功能、时序和数据传输、OEM数据存储,同时介绍了编码器数据采集后续电路设计方案、基于FPGA模块设计的原理和原则。

后摩尔定律时代计算迎来大变革,赛灵思凭借“自适应计算平台”稳操胜券

半导体市场在AI、自动驾驶等新兴应用的推动下被一路看涨,赛灵思的市场营收也是 “涨势喜人”。在本月与非网策划的《回顾2018,展望2019》专题中,赛灵思总裁兼首席执行官Victor Peng接受了采访,他介绍,“在 2019 财年的头两个季度,赛灵思取得了远超我们最初预期的业绩。在刚结束的第二财季,我们的收入达到7.46 亿美元,较上年

电路方案