结合FPGA动态重构技术和GSM通信技术实现FPGA远程动态重构

2018-09-21 16:04:58 来源:21ic
标签:

 

摘 要: 提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。
 

随着现场可编程门阵列的广泛应用,对其进行灵活的重新配置的研究也越来越多。目前绝大多数FPGA都是基于查找表LUT(Look UP Table)的技术,采用SRAM工艺生产。这种工艺的FPGA有两层结构,上层为配置存储器,下层是硬件逻辑层。通过上层配置信息控制硬件层门电路的通断,改变芯片内基本逻辑块的布线,从而形成特定的功能。这种架构为动态重构技术实现提供了可能。一个FPGA大型数字系统总是由很多功能模块组合而成,这样各个系统模块的激活状态就可能在时间轴上产生分离,时间上分离的模块就可以共用一个硬件逻辑区,根据需要对这个逻辑区动态地改变配置,实现不同的功能,这就是局部动态重构[1]。FPGA的动态重构使其应用更加灵活,减少了硬件的资源消耗,缩短了开发周期。但是对一些特殊场合,如深海数据采集或机器人野外勘探,开发者可以为某个系统模块设计几个功能,设备在自主运行过程中根据需要选择相应的配置数据进行配置。如果遇到特殊环境,事先设计的功能有可能不适合工作要求,需要增加新的功能。在目前硬件进化技术还无法进行实际应用的情况下,本文设计了一种远程动态重构的系统来解决上述问题。


1 远程动态重构系统的结构

远程动态重构系统有PowerPC处理器和89C54微控制器两个核心。VirtexII-Pro FPGA内部集成有2个PowerPC405嵌入式处理器[2],本文系统使用其中一个,实现对动态重构进行控制和调配。FPGA内部用于对局部重构区域PRR进行重新配置的硬件模块有3个,分别是嵌入式内核PowerPC、系统高级配置环境System ACE和内部配置访问通道ICAP。System ACE是一种在系统编程的高级配置解决方案,它提供CF(Compact Flash)、MPU和Test JTAG等多个接口,本系统采用CF卡作为配置数据的来源,可以更方便地改变和存储配置数据。ICAP的主要作用就是按照特定时序将配置数据重新配置到PRR中[3]。


远程数据传输通过外接控制器89C54完成,一方面控制器要通过UART接口接收GSM模块TC35传来的数据;另一方面要把接收到的配置数据写入CF卡中,以供FPGA系统读取。


System ACE和89C54控制器共用CF卡的控制接口。为避免互相影响,本系使用多路复用器将CF卡端口做分时复用处理,即配置过程中与System ACE连接,而数据传输存储过程中与89C54进行连接。远程动态重构系统结构如图1所示。

 

 

2 远程动态重构的本地准备

以机械手臂的控制为例,采用PID控制、模糊控制和备用三种控制方案,每个控制算法经过验证综合生成独立的bit流模块。这三个模块共用一个可重构的区域PRregion,根据具体情况,选用最适合的算法模块,动态地配置重构区域来控制机械手臂,其他静态逻辑区域则仍然正常运行。这样不仅提高了系统的灵活性,而且节省了配置时间、减少了不必要的消耗。FPGA的设计流程一般包括设计、仿真、综合、实现过程,本文根据系统自身结构提出如图2所示的设计流程。

 

 

FPGA重构系统综合使用EDK(Embedded Development Kit)、ISE和PlanAhead多种工具平台,采用分层化设计,以简化设计过程。其过程如下:


(1)利用嵌入式开发工具EDK设计一个基于PowerPC405的嵌入式控制系统[4],添加SystemACE_CompactFlash外设以支持从CF卡配置FPGA;添加IP核opb_hwicap以支持嵌入式内核通过ICAP读取配置数据动态地配置FPGA。


(2)EDK包含有软件开发工具SDK,因此利用SDK对PowerPC405进行软件编程和调试,最终生成应用程序二进制executable.elf文件;利用EDK外设创建向导,创建多个控制算法IP模块,在各自的VHDL文件中编写相应的算法;使用ISE工具对多个算法模块进行综合、创建顶层模块、实例化嵌入式系统和算法模块。综合产生top网表文件。


(3)创建PlanAhead工程,使用以上产生的网表文件和约束文件进行布局布线。其中最重要的是将算法模块设置为可重构模块,对其进行严格的区域约束[5],其约束代码如下:


AREA_GROUP "AL_PRregion" RANGE = SLICE_(minX)(minY):SLICE_(maxX)(maxY)
AREA_GROUP "AL_PRregion" RANGE = RAMB16_(minX)(minY):RAMB16(maxX)(maxY)


在PlanAhead工具中可以通过可视化方法进行区域约束,既直观又简单。可重构模块在运行过程中如果需要实现不同的控制算法,则需要在重构区中添加所有算法模块综合生成的网表文件、使用PR Assemble命令生成多个不同的算法bit流文件。除了动态bit流文件外,PlanAhead还会产生一个静态完整的bit流文件static_full.bit。可执行以下两个命令生成ace配置文件:


(1)data2mem -bm implementation/system_stub_bd -bt implementation/static_full.bit -bd TestApp/executable.elf tag ppc310_0 –o b implementation/static.bit。


(2)xmd -tcl genace.tcl -jprog -target ppc_hw -hw implementation/static.bit -elf TestApp/executable.elf -board ml310 -ace system.ace。


3 远程动态重构的实现

经过动态重构本地准备之后,得到如表1所示的CF卡配置文件列表。设置保留模块,是为了给新的控制算法保留一个接口(以一个空文件存储在CF卡中)。

 

 

传统的本地重构设计完成后,针对重构区域会得到几个不同的配置文件,如针对机械臂控制算法重构区得到两个初期设计的控制算法配置文件。在实际运行过程中,有些环境只需PID控制就可满足要求,而有些环境采用模糊控制更合适。如果采用这两种控制方法都不能满足工作要求时,必然要对初期设计进行升级,对复杂危险的工作现场进行远程动态重构。


本文提出的设计方法是:GSM模块作为远程数据传输工具,与89C54单片机通过UART端口连接,单片机接收到一个扇区512 B的数据写入CF卡reserved.bit文件中。GSM模块采用西门子公司的TC35模块,它支持AT指令,由89C54发送AT指令ASCI码对TC35进行控制[5]。本设计主要涉及到的AT指令如表2所示,TC35以串行模式与89C54进行通信。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
要让RISC-V跑起来究竟需要多大的FPGA?
要让RISC-V跑起来究竟需要多大的FPGA?

这两年,众所周知的国际大环境、国内大环境、行业大环境的缘故,RISC-V被弄得就跟雷雷大师曾经的太极功夫一样超级热,上周在加州面见一曾负责RISC-V推广的大佬(老外),他表示很诧异这玩意儿在中国的发烧现象。

靠加速器支撑后摩尔定律时代的算力增长是谬论?

加速器已经无处不在:世界上的比特币是由旨在加速这种加密货币的关键算法的芯片采矿得来,几乎每一种能发出声音的数字产品都使用硬连线音频解码器,数十家初创公司正在追逐能让深度学习AI无处不在的快速硅。

2018年十件FPGA大事,哪件牵动你的心(上)
2018年十件FPGA大事,哪件牵动你的心(上)

在科技领域里,FPGA向来都不是最吸引眼球的。可是就在刚刚过去的2018年,就发生了很多FPGA相关的大事。在这些大事中,很多都会对FPGA甚至整个芯片行业未来的发展产生重大影响。

无人再提DSP
无人再提DSP

在不久的将来,单一的DSP或FPGA实现的数字系统会被DSP+FPGA的结构或嵌入DSP模块的FPGA设计结构所取代。

智能门锁不安全?工程师自己造了一个AI人脸识别门锁
智能门锁不安全?工程师自己造了一个AI人脸识别门锁

展示了AI如何在Ultra96和Intel Movidius NCS以及Tensorflow Inception Facenet上运行。 该项目可以扩展到使用面部识别来解锁,记录进出情况,打开不同的灯光场景。

更多资讯
PLC的面向对象编程实现方式

面向对象编程是计算机高级语言的一种先进的编程模式,在工业控制系统的PLC程序中也可以采用这种设计思想,虽然我们无法实现面向对象的很多优秀特点如“继承”,甚至于它根本就不具备面向对象编程语言的特点,但面向对象编程的基本概念就是类和类的实例(即对象),我们只需要使用这种概念就可以了。

ASIC项目瀑布式开发流程详解

最近收拾书架,翻出一张多年以前的ASIC项目开发流程图,一起回顾一下。

芯片厂商营收整体看衰赛灵思却逆势增长34%,凭什么
芯片厂商营收整体看衰赛灵思却逆势增长34%,凭什么

赛灵思可编程芯片产品市场的不断增长推动它的发展壮大,5G网络的推出也是它继续前行的助推器。

使用Vivado HLS在ZYNQ-7000上开发OPENCV的教程

OPENCV(Open Source Computer Vision)被广泛的使用在计算机视觉开发上。使用Vivado HLS视频库在zynq-7000全可编程soc上加速OPENCV 应用的开发,将大大提升我们的计算机视觉开发。

设计一块FPGA电路板时应注意的点

如果你在采用FPGA的电路板设计方面的经验很有限或根本没有,那么在新的项目中使用FPGA的前景就十分堪忧——特别是如果FPGA是一个有1000个引脚的大块头。继续阅读本文将有助于你的FPGA选型和设计过程,并且有助于你规避许多难题。

电路方案