使用Vivado HLS优化RTL代码以达到最佳性能

2019-01-14 13:44:17 来源:elecfans
标签:

 

用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈,如何在不改变 RTL 代码的情况下,提升设计性能。

 


本项目所需应用与工具:赛灵思HLS、Plunify Cloud 以及 InTime。

 

前言

高层次的设计可以让设计以更简洁的方法捕捉,从而让错误更少,调试更轻松。然而,这种方法最受诟病的是对性能的牺牲。在复杂的 FPGA 设计上实现高性能,往往需要手动优化 RTL 代码,这也意味着从 C 转化得到 RTL 基本不可能。其实,使用 FPGA 工具设置来优化设计可以最小限度地减少对性能的牺牲,这种方法是存在的。

 

高效地找到合适的FPGA工具设置

尽管工程师们知道 FPGA 工具的设置,但是这些设置往往并没有充分利用。一般而言,工具设置只有在出现时序问题的时候才会派上用途。然而,对于已经达到性能目标的设计来说,如果继续调整工具设计,仍然有10%-50%的性能提升潜力。

 

真正的难点在于选择正确的工具设置,毕竟各种 FPGA 工具一般都有有30-70个不同的布局布线设置,可选的设置组合实在是太多了。您可以写脚本来运行不同的推荐指令/策略。市面上也有工具,来自动管理并运行设计探索。

 

另一个难点就是不充裕的计算能力。典型的嵌入式应用是在单台电脑上设计的。运行多个编译需要更多的计算能力,这就要求更多的时间。如果您可以(使用云计算)并行运行,周转时间就会变短。

 

如何优化高层次的设计 - “Sobel滤镜”项目

这是一个用于视屏处理的参考设计,来自赛灵思的官网 https://china.xilinx.com/support/documentaTIon/applicaTIon_notes/xapp890.。. 。该设计的功能是 Sobel 滤镜,目标器件是拥有双核Dual ARM® Cortex®-A9MPCore 的 FPGA。

 

我们使用赛灵思 HLS 来打开这个设计。

 

图一:参考设计– Sobel滤镜

 

它的时钟周期是5.00ns,也就是200MHz。从下图的时序预估中可以看出,它离时序目标还差506ps(181MH1),也就是比目标速率还差10%。

 

图二:当前时序结果

 

导出成 RTL 项目

不需要改变 C++ 代码,把设计输出成一个RTL 的 Vivado 项目。在 “SoluTIon”下面,选择“Export RTL”。

 

图三:从HLS输出Vivado项目

 

它会在后台执行 Vivado,并生成一个项目文件(XPR)。它同时也会编译设计,您应该在控制台(Console)看到真实的时序细节。一旦完成,您可以在 /soluTIon/impl/verilog/ 文件夹下找到项目文件。

 

图四:Vivado 项目文件

 

找到这个 XPR 文件之后,您可以用 Vivado 打开它来验证。您将看到生成好的 RTL 源文件。

 

图五:从 HLS 生成的 RTL

 

时序优化

下一步,是使用 InTime 设计探索工具,当然,您也可以自己写脚本来尝试 Vivado 工具中自带的指令和策略。请申请 InTime 的免费试用在本地运行,也可以注册一个 Plunify Cloud 云平台的账户,试用所提供的免费云币来在云端运行预置好的 FPGA 工具。

 

启动 InTime 之后,打开项目文件。在选择 Vivado 版本时,请使用“相同的”版本。例如,如果您使用2017.3 HLS,请选择2017.3 Vivado。

 

选择“Hot Start”配方(recipe)。此配方包含一系列更具以往其他设计的经验而推荐的策略。

 

图六:选择 “Hot Start” 配方

 

点击“Start Recipe”来开始优化。如果您在云端运行,您应该并行运行多个编译来减少周转时间。

 

优化过程和结果

第一轮结束之后 (“Hot Start”配方),最好的结果是“hotstart_1”策略。然而,它仍然距离目标时序90ns。

 

我们在“HotStart_1”的结果上使用了第二个配方,叫做“Extra Opt Exploration”。这一轮将集中优化关键的路径。这是一次迭代优化,并且只要仍有提升,就不断地重复自己。如果达到时序目标或者不再提升的时候,它就会停止。

 

图七:仅通过工具设置完成时序收敛

 

经过两轮优化,总共15此编译后,设计达到了目标时序,200MHz。而这一切完全没有修改 RTL 源代码。

 

让性能更进一步

让性能更进一步需要各方面的优化 – 结构设计、代码和工具。工具设置的探索可以克服高层次设计的性能牺牲,并且不会让生产效率的好处减少。对于高层次设计的工程师来说,这是一种共赢。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
选择合适的电源为5G基站组件供电

自80年代初引入模拟蜂窝网络以来,蜂窝通信已有了长足发展。如今,随着市场由4G向5G网络解决方案迁移,蜂窝通信行业正在为实现更快数据传输速度、更低延迟以及容量、用户密度和可靠性的巨大飞跃奠定基础。

5G仅仅只是英特尔图谋的一小部分
5G仅仅只是英特尔图谋的一小部分

现在每个人都把5G挂在嘴边上,大多数情况下,5G都和手机市场相关联。从这个角度上来看,英特尔是比较失意的,因为它刚刚退出了5G智能手机调制解调器业务。但是我相信,5G所带来的绝对不仅仅是对高通骁龙X50 5G智能手机调制解调器等纯5G芯片的需求。

由点到面,国产FPGA产业链的突围之路漫漫

随着AI、大数据、物联网、无人驾驶等新兴技术的发展,FPGA凭借灵活性、可重构性赢得了更多增量市场。赛灵思的营收也一路高歌,在2019财年突破了30亿美元,年度增长高达24%,而全球FPGA市场规模在50-60亿美元,仅赛灵思一家就占据了半壁江山,加上英特尔PSG和Lattice拿走的市场份额,留个国产FPGA的市场空间所剩无几。

高云半导体参加FPGA全球大会

中国广州,2019年9月6日,全球发展速度最快、最具创新性的FPGA设计公司-广东高云半导体科技股份有限公司(以下简称“高云半导体”)将参加9月17日在斯德哥尔摩举行FPGA全球大会,此会议是全球最大规模的FPGA行业年度盛会。

作为 FPGA 的主要玩家之一,英特尔的“暑期”表现如何?
作为 FPGA 的主要玩家之一,英特尔的“暑期”表现如何?

世界上的各大顶级体育联赛都有暑期休赛的传统。然而,这并不代表各支球队、各位球员就能轻松的出海钓鱼、享受假期。对于大多数职业球员来说,暑期正是不断训练、提升自己的绝好时机。

更多资讯
一文读懂 PGIA 那些事儿

数据采集系统(DAQ)在许多行业应用广泛,例如研究、分析、设计验证、制造和测试等。这些系统与各种传感器接口,从而给前端设计带来挑战。

贝克•麦坚时宣布全球破纪录创收29.2亿美元

全球顶级律所贝克•麦坚时国际律师事务所(以下简称“贝克•麦坚时”)宣布,截至2019年6月30日的2019财年(FY19)收入达到创纪录的29.2亿美元。

详解 FPGA 的静态时序分析
详解 FPGA 的静态时序分析

本文档理论适用于Actel FPGA并且采用Libero软件进行静态时序分析(寄存器到寄存器)。

英特尔出货首批10纳米Agilex™ FPGA

英特尔今天宣布开始向参与早期使用计划的客户出货第一批英特尔® Agilex™ FPGA,包括科罗拉多工程公司、Mantaro Networks、微软和Silicom。上述客户将使用Agilex FPGA为网络、5G和加速数据分析开发先进的解决方案。

e络盟社区开展‘可编程之路二’培训项目

全球电子元器件与开发服务分销商e络盟宣布通过其工程师在线社区 e络盟社区(安富利旗下社区之一)开展‘可编程之路二’培训项目,以持续助力其社区工程师更加便捷、快速地利用可编程逻辑器件进行项目开发。