工控机箱中CPCI接口通讯协议的FPGA实现办法

2019-01-24 13:51:57 来源:chinaaet
标签:
CPCI   FPGA   接口

 

0 引言

目前的仪器或者工控系统多数使用集成式工控机箱,机箱背板一般通过CPCI(Compact PCI)接口连接所有的插卡,包括工控电脑和各种采集卡、控制卡等。设计板卡时需要考虑CPCI接口实现及通信机制,现有板卡多使用专用接口芯片,例如PCI9054芯片,这类芯片可扩展性不强,需要外扩FPGA芯片,使用不灵活;且直接使用FPGA的IP核实现CPCI协议占用资源多,开发成本较高,在有某些特殊需求时不便扩展。


本文提出了一种基于FPGA的CPCI系统的设计和实现,使用廉价FPGA芯片实现CPCI通信协议,同时利用FPGA的可编程特性实现电源控制、灵活中断、外部触发、外部通信等特殊应用的功能,解决了CPCI协议经过CPCI桥时的冲突问题。

 

1 系统设计

1.1 系统框图

如图1所示,本系统主要包含嵌入式板卡和CPCI工控机箱,板卡插入到CPCI机箱背板插槽。嵌入式板卡内的FPGA与CPCI插槽间使用CPCI总线和用户IO连接,FPGA与ARM之间通过特定IO实现的总线连接,同时FPGA上连接一个三极管驱动的继电器[1]。

 

1.2 系统功能

FPGA和背板接口为CPCI接口,通过CPCI协议通信;ARM使用自定义总线协议将数据写入到FPGA的RAM缓存,然后使用CPCI接口发送给主控机,反之亦然。FPGA能识别CPCI的信号给ARM产生中断,也能够识别ARM的信号给CPCI产生有效中断,还可以通过继电器控制板卡上电、下电、复位,能通过IO控制实现ARM的ISP(在线升级,仅需控制一个ARM管脚)功能并产生背板触发信号。

 

下文从FPGA设计、ARM设计和通信机制三方面进行说明。

 

2 FPGA设计

如图2所示,FPGA内部主要包括CPCI协议、IO_MEM、ARM解码、读中断产生、CPCI中断产生、电源控制等模块[2-3]。FPGA芯片根据使用资源和成本选择Xilinx公司的XC2S100,最后使用387个Slice寄存器(占比16%)、882个LUTs(占比36%)。

 

2.1 CPCI协议模块

2.1.1 协议

CPCI协议兼容PCI2.2协议,扩展了部分用户接口,所以模块按照标准PCI2.2协议完成,实现配置空间管理、IO读写、Memory单字读写、Memory突发读写、仲裁和中断等功能。协议细节参看文献[4]、[5]。

 

2.1.2 FPGA仿真

对ISE布线后的文件用ModelSimXE进行时序后仿真,下面给出通过CPCI总线进行Memory突发读写的仿真,因IO读写和Memory单字读写时序与Memory突发读写类似,在此不再赘述[6-8]。

 

图3上半部分是Memory突发写的时序过程,在地址0xd000处连续写入10个依次递增的32 bit数据,起始数据为0x15896345。下半部分是写完之后的Memory突发读时序,可见从0xd000读出的连续若干32 bit数据,与写入完全一致。

 

此CPCI板卡在插入实际机箱槽位时出现这样的问题:某些厂家的机箱特定槽位插入会死机。该问题使用市面上的成品CPCI板卡也会遇到,经过分析,修改了CPCI板卡协议里的一个关于CPCI桥的接口,死机情况不再发生。

 

2.2 IO_MEM模块

本模块由3个双口RAM组成,在CPCI系统中命名为BA0、BAR1、BAR2,BAR0和BAR2是16 B的IO空间,仅支持单个字读取,BAR1为2 048 B的MEM空间,支持单字读写和突发读写。其中BAR1仅支持1 B的空间访问,只用来进行电源控制和ISP,不可通过其他外设访问。

 

2.3 ARM解码模块

本模块实现FPGA与ARM之间IO和Memory接口时序,因两者时序基本相同,以Memory时序为例说明,定义如图4和图5所示。硬件接口由时钟、使能、RAM选择、读写选择、地址数据总线(8根)组成。特别需要注意的是,时钟线必须连接到FPGA的全局时钟管脚上。

 

Memory读/写时序必须保证在地址A有效之后的第2个时钟周期开始接收/输入数据,32 bit数据由4 B组成,按低位字节到高位字节的顺序输出/输入,数据组合/拆分由ARM完成。接收/写入不同地址段的数据必须先使en_arm无效,然后再使能。

 

2.4 ARM读中断

当FPGA内部的BAR0写有效时使能int_arm,该信号会触发ARM的外部IO中断。通过CPCI接口往BAR0写入任何数据均可产生一个脉冲触发信号,可以使用此信号去中断ARM。

 

2.5 CPCI中断

ARM需要给CPCI产生中断,机制如下:

 

(1)ARM给IO0空间偏移地址2写入0x01,在INTA#上出现低电平触发信号;

 

(2)主控机检测到此电平触发中断,马上禁止中断,往IO1空间偏移地址0写入0xfb,之后INTA#被拉高,此时ARM无法通过步骤(1)再次发送中断,也就是说,INTA#无法被ARM拉低;

 

(3)主控机处理完临界代码之后,往IO1空间偏移地址0写入0xfa,允许ARM产生中断,也即,ARM可以通过步骤(1)再次产生中断。

 

2.6 外围控制

电源控制和触发信号都是通过ARM或者主控机给CPCI的特定空间写入预定信息,检测信息之后做出相应的处理[6]。

 

(1)主控机向BAR2空间的0偏移写入0xff、0xfe、0xfd、0xfc实现上电、掉电、复位、ISP功能;

 

(2)主控机往BAR2空间的0偏移写入一个小于128的数,此数值是给背板产生的触发脉冲个数;

 

(3)ARM往BAR0空间的1偏移写入一个小于256的数,此数值是给背板产生的触发脉冲个数,ARM能产生的触发脉冲比主控机多一倍。

 

3 ARM设计

在本系统中,ARM和FPGA的总线连接使用IO口模拟实现。按照前面描述的时序,ARM中接口相关功能有:

 

(1)响应中断信号,读取、执行IO命令;

 

(2)读取IO数据;

 

(3)读写Memory数据。

 

因接口时序的ARM代码实现较简单,在此不再赘述,具体的实现机制可参看后续的通信机制设计。

 

4 通信机制设计

从CPCI的角度看,ARM和主控机为主设备,FPGA为从设备。对于FPGA来说,CPCI接口和ARM接口完全独立,但是两者都可以对RAM进行读写,如果没有一个协调机制,很可能发生读写冲突,必须有一个规则来协调数据的传送[9-10]。因为CPCI为标准接口,所以需要定义的是FPGA和ARM的接口和主控机驱动读写规则,下面介绍FPGA和ARM的接口和主控机读写规则。

 

主控机与ARM需要交互的数据全部放在FPGA的RAM中进行缓冲。实现规则如下:

 

(1)IO空间只分配1 B,存放主控机发送的命令;

 

(2)Memory中读写空间分开,偏移0~999为主控机写、ARM读数据空间,1 000~2 048为主控机读、ARM写数据空间。

 

图6描述了ARM、CPCI和主控机的数据流向和读写流程。为避免系统读写冲突,需按照如下规则执行操作:

 

(1)ARM读写CPCI的Memory空间之前,使write_acc或read_acc无效,读写完毕使之有效。

 

(2)主控机读Memory时首先读read_acc,如果有效,开始读所需内存,否则等待一段时间重试;写Memory时首先读write_acc,如果有效,开始往指定内存写数据,否则等待一段时间重试;主控机对IO的写不需要读write_acc。

 

(3)主控机写Memory一般过程为:先根据所需命令确定需要将数据写入哪些空间,然后将配置数据写入Memory中,最后把控制命令写入IO空间;读Memory则直接读取数据。

 

本方案用于数据采集卡、数字基带模拟卡、本振信号发生卡、中频变频接收卡等多种功能应用,兼容研华、凌华等几大厂家的工控机箱。

 

5 结束语

本文给出了一种基于FPGA的CPCI系统设计方案,介绍了实施基本框架、CPCI协议、自定义总线通信协议和通信冲突避免机制,按照设计方案实现了低成本、高密度、易扩展的CPCI通信系统,在工程上便于实现,能广泛应用于工控和测量领域,对类似设计提供了参考。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
Xilinx推出拥有900万个系统逻辑单元的全球最大 FPGA

自适应和智能计算的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P,从而进一步扩展了旗下 16 纳米 (nm) Virtex® UltraScale+™ 产品系列。

使用FPGA加速广告推荐算法的教程

在这篇文章里你可以了解到广告推荐算法 Wide and deep 模型的相关知识和搭建方法,还能了解到模型优化和评估的方式。我还为你准备了将模型部署到 FPGA 上做硬件加速的方法,希望对你有帮助。阅读这篇文章你可能需要 20 分钟的时间。

继世界最大AI芯片诞生后,赛灵思发布最大FPGA芯片
继世界最大AI芯片诞生后,赛灵思发布最大FPGA芯片

赛灵思(Xilinx)今天宣布推出世界最大的FPGA芯片“Virtex UltraScale+ VU19P”,拥有多达350亿个晶体管,密度在同类产品中也是最大的,相比上代Virtex UltraScale VU440增大了1.6倍,而功耗降低了60%。

BittWare对Eideticom进行战略投资并拓宽基于FPGA的 NVMe加速器产品组合以将EDSFF纳入其中

Molex旗下的 BittWare 公司是一家采用FPGG技术的企业级 NVMe 存储平台领域领先供应商,宣布将对 Eideticom 进行战略投资并开展协作 – 后者在高增长的新兴计算存储市场上是广受认可的领导者。

用FPGA如何实现小波变换?
用FPGA如何实现小波变换?

基于提升框架的小波变换方法,利用FPGA 可编程特性可实现多种小波变换。提升框架(LS :Lifting Scheme) 是由Sweldens 等人在近几年提出的一种小波变换方法,用它的框架结构能有效地计算DWT。

更多资讯
IBM宣布开源Power架构,国产处理器的另一个机会?
IBM宣布开源Power架构,国产处理器的另一个机会?

在正在进行的北美 OpenPOWER 峰会上,IBM 宣布开源 Power 芯片指令集架构(ISA,Instruction Set Architecture)。

Qualcomm董事会任命Mark McLaughlin担任董事长

Qualcomm Incorporated(NASDAQ: QCOM)今日宣布任命Mark McLaughlin接替Jeff Henderson担任董事会董事长,该任命于2019年8月13日生效。

科技成就品质生活 戴森举办“智享-净鉴”杭州分享会

今日,戴森在杭州举行地板清洁类新品媒体分享会,旨在为当地家庭提供完整的家居清洁方案。Dyson V11 Absolute智能无绳吸尘器、Dyson V7 Mattress手持除螨吸尘器及Dyson 360 Heurist智能吸尘机器人皆为现代繁忙生活背景下的各类清洁难题设计,协助用户吸除日常生活中的常见微尘,有害颗粒及过敏原[1],以科技

FPGA是否可以脱离CPU独立部署?

作为一种硬件可重构的体系结构,FPGA经常被用作专用芯片(ASIC)的小批量替代品,随着全球数据中心的大规模部署,以及人工智能应用的落地,FPGA凭借强大的计算能力和高度的灵活性有了更多的用武之地。

FPGA 设计经验分享

从大学时代第一次接触FPGA 至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。