如何选择eFPGA?

2019-07-12 16:29:23 来源:21ic
标签:
RTL   eFPGA   ASIC
嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC,ASSP或SoC等芯片中。
 
换句话说,eFPGA是一种数字可重构结构,由可编程互连中的可编程逻辑组成,通常表现为矩形阵列,数据输入和输出位于边缘周围。 eFPGA通常具有数百或数千个输入和输出,可连接到总线、数据路径、控制路径、GPIO、PHY或任何需要的器件。
 
所有eFPGA都将查找表(LUT)作为基本构建模块。 LUT有N个输入选择一个小表,其输出表示N个输入的任何需要的布尔函数。 有些eFPGA LUT有四个输入,有的有六个。有些LUT有两个输出。 LUT通常在输出端具有触发器; 这些可以用来存储结果。这些LUT寄存器组合通常以四进制形式出现,还有进位算术和移位器,以便有效地实现加法器。
 
LUT接收来自可编程互联网络的所有输入,并将其所有输出反馈到可编程互连网络。
 
除了LUT之外,eFPGA还可能包含MAC(乘法器/累加器模块)。 它们也连接到可编程互连网络,用于提供更高效的数字信号处理(DSP)和人工智能(AI)功能。 对于内存来说,有大量的RAM,通常是双端口的封装。至于LUT和MAC,通过RAM连接到可编程互连网络。
 
eFPGA具有输入和输出引脚的外环,将eFPGA连接到SoC的其它部分,这些引脚也连接到可编程的互连网络。
 
软件工具用于合成Verilog或VHDL代码,以编程eFPGA逻辑和互连来实现任何所需的功能。
 
eFPGA是方便的新逻辑块,可在许多方面提高SoC的价值,其中包括:
 
使用数百个LUT的广泛,快速的控制逻辑;
 
可重新配置的网络协议;
 
用于视觉或人工智能的可重构算法;
 
用于航空航天应用的可重配置DSP;
 
用于MCU和SoC的可重配置加速器。
 
除了以上这些,还有更多,这里就不一一介绍了。
 
当今,已经有了一些eFPGA供应商,主要包括Achronix,Flex Logix,Menta和QuickLogic,此外,还有一些较小的供应商。有了这些选择,客户需要决定哪一个最能满足他们的需求。那么,要如何选择呢? 虽然需要考虑商业因素,但本文重点讨论技术因素。
 
第1步:制程的兼容性
 
通常情况下,即使在IP评估的早期阶段,公司也会选择foundry厂和工艺节点。而台积电、GlobalFoundries和SMIC现在或正在开发针对包括65nm,40nm,28nm,22nm,16nm,14nm和7nm工艺节点的eFPGA。
 
但是,并非所有供应商对所有代工厂/工艺节点都有eFPGA,至少目前还没有。 通过他们的网站检查哪些与您的制程兼容非常重要。 您还应该看看所讨论的eFPGA是否已经在芯片中进行了验证,并在NDA下提供了报告。
 
不要忘记检查金属堆栈的兼容性。您选择的关键IP,如SerDes或您的应用可能需要您使用特定的金属堆栈,但并非所有eFPGA IP都与所有金属堆栈兼容。
 
第2步:阵列大小和功能
 
并非所有的eFPGA供应商都可以做非常小规模的eFPGA,同时,并不是所有厂商都可以做出规模非常大的eFPGA。另外,它们支持的MAC和RAM的性质可能会有所不同。
 
对于您是否需要数百个LUT或数十万个LUT,以及您对MAC和RAM的需求,这可能会筛选出一些供应商。
 
步骤3:使用RTL进行基准测试
 
eFPGA供应商会为您提供用于评估的软件,以便您可以确定(RTL)每个eFPGA可以实现的硅面积和性能。您需要eFPGA能够在与SoC其余部分相同的温度和电压范围内运行,因此请确保您需要的是支持的。
 
在进行基准测试时,将苹果与苹果进行比较(compare apples to apples)非常重要。例如,您应该在相同的工艺(slow/slow or typ/typ or fast/fast)以及相同电压和相同温度下比较每个eFPGA。您应该期望来自eFPGA供应商的软件工具将允许您检查不同工艺转角和电压组合下的性能。
 
请注意,您的RTL适用于eFPGA。如果从硬连线ASIC设计中采用RTL,则触发器之间往往会有20~30个逻辑层。如果你把它放在没有优化的eFPGA中,它会运行得非常慢。在eFPGA中,LUT输出总是有触发器,您可以使用它们向RTL添加更多的流水线,以在eFPGA中获得更高的性能。
 
谈到RTL,确保你正在测试什么对你很重要。
 
一个16位加法器。你关心的是它的运行速度有多快,但是如果你不小心,看到的结果可能会让你感到惊讶。现在想象一个大的eFPGA。如果加法器放置在阵列的一个角落,输入和输出接近,则性能将远高于在阵列中间找到加法器的情况。这是因为如果您观察从阵列输入到阵列输出的性能,当加法器位于阵列中间时,到数据输入和加法器输出的加法器的距离会更长。实际上,加法器是相同的,并且在两个位置运行速度都很快。问题在于你的测试没有隔离加法器的性能,但它也加入了达到加法器所需的信号。
 
下图是一个例子,它使用一个LUT来布线,LUT速度不会改变,但通过互连进入和离开LUT的延迟会发生。
 
 
为了应对这种效应,尤其是因为您可能会比较两种不同尺寸的eFPGA,您需要做的是在输入和输出上设置寄存器,这可确保您关心的性能均可测量,不受阵列的大小和位置的限制。
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
深度研究 AI 芯片产业应用发展

经历了 60 多年的起起伏伏之后,人工智能终于迎来了第三次爆发。第三次爆发的核心引爆点是深度学习算法的出现,但其背后的支撑是数据和算力。

一图看懂华为自研 SSD 发展历程

华为在官方微博发文指出,所有科技产品都有各自的生命周期,从艰难的研发初创到走上成功的领奖台,总要留下一段难忘的故事,其中SSD固态硬盘也不例外。

抓住AI带来的3倍飙升,这家公司拼力打造“FPGA+”实现突破

近几年,FPGA由于具有可编程的灵活性,大受AI设计公司的青睐。目前,FPGA在AI芯片行业呈现出两种发展趋势,一个是在FPGA的基础上推出优化架构,二个是最大化程度挖掘FPGA的使用范围,甚至从FPGA转向专用定制芯片ASIC。Semico Research数据显示,FPGA在过去几年的CAGR保持在8-10%左右,未来五年随着FPGA

华为通用芯片之殇怎解?仅凭海思能否救得了华为?

最近中文媒体圈里何庭波给海思员工关于启动所谓备胎芯片的信刷屏了。我读了之后,却觉得有些话不得不讲。

格芯重组,Marvell收购Avera半导体

Marvell本周一(5月20日)宣布,已与GlobalFoundries达成协议,将收购Avera半导体。

更多资讯
用FPGA实现FIR滤波器IP仿真
用FPGA实现FIR滤波器IP仿真

FIR(Finite Impulse Response)滤波器,即有限脉冲响应滤波器,又称为非递归型滤波器,是数字信号处理系统中最基本的元件,它可以在保证任意幅频特性的同时具有严格的线性相频特性,同时其单位抽样响应是有限长的,因而滤波器是稳定的系统。

FPGA 国产化进程加速,安路科技能否迎来爆发?

FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,它由输入/输出块、可配置逻辑块和可编程互联三部分组成,同一片FPGA,不同的编程数据,可以产生不同的电路功能,因此FPGA的使用非常灵活。

FPGA建立时间和保持时间你必须知道的
FPGA建立时间和保持时间你必须知道的

时钟是FPGA设计中最重要的信号,FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行。无论是在输入,输出或是寄存器与寄存器之间,只要设计到时钟上升沿或者下降沿的采样,就会提到建立时间(setup TIme) 和保持时间(hold TIme) 。

Microchip推出全新低功耗FPGA视频和图像处理解决方案, 助力客户加速智能嵌入式视觉设计

随着基于视觉的计算密集型系统在网络边缘的集成度越来越高,现场可编程门阵列(FPGA)正迅速成为下一代设计的首选灵活平台。

基于FPGA的图像直方图实时显示
基于FPGA的图像直方图实时显示

上电初始,FPGA需要通过IIC接口对CMOS Sensor进行寄存器初始化配置。这些初始化的基本参数,即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。