描述电源系统的需求很容易,执行这些需求却更具挑战性。只要它比上一代产品更小、更可靠、更有效且成本更低,那么设计经理、营销团队和用户就会很高兴。FPGA 等现代半导体器件使这项具有挑战性的任务变得更加困难,它们需要以大电流提供多个容限严格的电压轨,并涉及到时序等其他复杂问题。

 

在这篇技术文章中,将研究现代电源架构如何帮助解决这些挑战,并讨论如何选择电源模块。本文还将考虑设计与购买这些模块化解决方案哪种更好。


现代电源架构及向中间总线的过渡

在早期的系统中,大多数半导体采用 5V 供电,电源通常只是一个单元,有时带有多个电压轨,以便适应多个模拟器件,并通过布线将电能分配到系统各处。可靠性至关重要的系统有时会以冗余配置的方式集成两个(或多个)电源。

 

大约 25 年前,半导体电压开始向更低的电压迁移,并且随着电信系统的普及,基于电池电压的 48V 供电变得越来越普遍。这时候就形成了分布式电源架构(DPA)的概念,这种架构解决了先前方法的一些缺点。

 

采用高压总线(通常为 48V)局部供电的电源转换器称为“砖”,这种转换器可以执行所需的逻辑电平转换。随着总线电压提高十倍,电流成比例地减小,损耗也减小了电流降的平方。这种显著的减少使得可以使用更细的电线,从而降低了系统成本和重量,同时仍然提高整体效率。

 

DPA 的主要缺点是每个电源“砖”都包含隔离,这会降低效率,并增加尺寸、成本和复杂性。随着大多数 DPA 系统都使用了好几个砖,这个问题就变得非常重要。

 

图 1:DPA 和 IBA 的比较

 

DPA 的修改版——中间总线架构(IBA)——可执行从 48V 到半稳定局部总线的转换(尽管可使用多种电压,但通常为 12V),从而解决这一问题。这些中间总线转换器(IBC)可以提供隔离,并接入多个非隔离转换器,从而执行到半导体所需逻辑电平的转换。

 

这种转换器由于放置在它们所供电负载的附近,因此被称为负载点(PoL)转换器。这样可以最大程度地减少大电流走线的长度,减少损耗,并提高对负载波动的快速响应。

 

现代 FPGA 的电源需求

通常,FPGA 需要提供若干严格稳压的不同电压轨,并辅以上电时序,从而确保实现可靠的操作并避免损坏。需要供电的地方包括内核、输入 / 输出和任何辅助功能。

 

内核所需的电压通常在 0.9V 和 1.2V 之间,并且容差为 5%(有时以毫伏表示),而 I/O 的电压取决于所使用的数字 I/O 逻辑。一个系统中可以有多个 I/O 电压。辅助电压通常为 2.5V,但是视具体的 FPGA 情况不同,范围可能在 0.9V 至 3.3V 之间。为了不影响敏感电路,这个电源轨通常会设置滤波电路,以便消除任何纹波。

 

图 2:FPGA 需要相当复杂的电源配置

 

FPGA 负载是高度动态的,因此会产生包括大电流尖峰在内的瞬变。FPGA 的制造商规定使用多个 1µF 至 10µF 的去耦电容器,这些电容器可能会在启动期间影响电源模块。

 

向 FPGA 施加电压的时序很重要。为此,PoL 模块通常包含一个使能引脚,这个引脚可以由分立逻辑或专用器件(例如 TI 的 LM3880)控制。

 

PoL 转换器:概述

IBA 应用中所用 PoL 转换器通常会从一个电压跳变到另一个较低的电压。用于此目的的拓扑通常称为“降压”,从理论上讲,该操作很简单。MOSFET 开关会通过断开和闭合,在其打开时利用电感器中所存储的能量为负载供电。输入和输出电压之间的关系由 MOSFET 驱动信号的占空比决定,该占空比永远不可能大于 1,因此输出始终小于输入。

 

图 3:从理论上讲,降压转换器比较简单

 

PoL 转换器可以以具有内置功能和密集布局的预构建模块方式获取,这样可以使其非常适合放置在现代电子设计中的狭窄空间以内。为了选择最佳器件,设计人员应考虑几个因素,例如输入和输出电压以及输入范围必须适合应用这些因素就显而易见。

 

一些器件具有固定输出电压,而另一些则需要在调整引脚与地之间增设简单电阻来设置输出电压。采用可变输出 PoL 具有若干优点,例如能够在无需更改 PCB 布局的情况下更改输出电压——如果将来需要更改负载(例如 FPGA),这点就很有用。这也说明同一料号可以在设计中多次使用,从而推动规模经济并降低所需管理、购买和库存的零件。

 

使能引脚可用于在不需要 PoL 的输出时将其关闭以节省能量,并且可以实现启动控制——尤其是对于 FPGA 来说,其电源轨通常需要进行时序控制更是如此。为了确保电压精度、线路调整率、负载调整率、纹波 / 噪声和瞬态性能等参数满足 FPGA 的需求,输出规格尤其重要。特别是在将 PoL 与高度去耦的 FPGA 配合使用时,还应确定能够启动电容性负载。

 

器件的效率决定了会产生多少废热——如果废热很高(效率低),则可能需要采取散热管理措施,例如风扇和散热器,这对任何设计来说都会增加体积和成本。与之相关的是热降额,因为并非所有额定功率都可以在最高工作温度下使用——制造商会以功率与环境温度关系图的方式展示安全工作区域。

 

分立式还是模块化?哪种方法更好?

制造商提供的芯片组和应用笔记许诺 PoL 器件的设计非常简单,这对于为实验室使用构建“一次性”产品的情况可能正确。但是,要创建可以重复工作数千次的、经过良好调试和容错的设计,情况却完全不同——这就需要考虑许多因素。

 

在主 PCB 上增加大电流 PoL 布局,可能需要使用较厚的铜箔,这会大大增加成本。即使不是如此,为了避免 PoL 中存在的开关引起的 EMI 问题,PCB 布局也至关重要——除非芯片制造商给出了适合用户空间的调试布局,但这种情况却很少见。EMI 设计可能很费时,需要专业的技能和设备。

 

通常,“制作”还是“购买”的决定性因素,是对分立式解决方案的 BOM 成本与模块购买价格进行比较。但是,对于获知真相来说,这还远远不够准确——还必须将开发和认证成本(可能需要多次反复)与维护 BOM、采购和组装分立式解决方案的运营成本一起考虑在内。公司内部设计不可避免地会延长项目的时间进度,这意味着较晚将产品发布到市场上,会降低在市场形成阶段占领份额的能力。

 

模块化 PoL 解决方案

Aimtec 的 AMSRLx-NZ 系列是现代 PoL 的一个很好的例子。小型、高效的 6、10 和 16A 器件适用于许多应用,包括电信、计算机网络、5G 通信、工作站、服务器和 LAN/WAN。

 

12V 输入非常适合于 IBA,因为它可以覆盖 8.3 至 14.0V 的范围,并且可以通过单个电阻在 0.75 至 5.0V 的范围内调整输出,并启动高达 6000µF 的电容性负载,从而满足 FPGA 和其他器件的需求。10 和 16A 版本上的远程检测功能,还可以应对 PoL 及其负载之间的任何压降。

 

其输出电压精度通常为±1%,线路和负载调整率分别为±0.3%和±0.4%,因此可提供稳定、准确的输出,而与大多数 FPGA 兼容。当与 470µF 电容器配合使用时,这类器件可以在约 20µs 的时间内从 50%的负载跳变恢复,偏差仅为±100mV。

 

这些 PoL 由于其效率为 96%,并且在待机模式下,电流消耗仅为 1mA,因此还几乎不需要采取散热管理措施。它们可以在 60℃的自然通风条件下提供全部功率,而如果采用强迫通风,只需要提供 300LFM 气流,就可以将其扩展到 85℃。

 

这些器件功能丰富,包含了远程检测和控制引脚以及短路保护、欠压锁定(UVLO)和过流保护。

 

图 4:只需要加一个简单的滤波器,就可以确保符合 CISPR32/EN55032 B 类标准要求

 

纹波和噪声的峰峰值约为 65mV,这些器件只需要加一个简单的滤波器,就可以达到 CISPR32/EN55032 B 类标准要求。