加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • 01、DDR3芯片时钟、位宽和数据带宽
    • 02、FPGA I/O支持DDR3速率
    • 03、FPGA DDR3 IP核时钟
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

Xilinx FPGA DDR3设计(二)时钟介绍

2022/05/02
2531
阅读需 5 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

引言:本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置。

01、DDR3芯片时钟、位宽和数据带宽

以MT41K256M16RH-125为例,DDR3关键时序参数如图1所示。

1.1 DDR3芯片 I/O接口时钟

DDR3器件尾缀-1.25表示器件工作时钟周期为1.25ns,DDR3最大时钟CK/CK#=1/1.25ns=800MHz。

图1、DDR3关键时序参数

 

1.2 DDR3芯片位宽图2中所示,芯片MT41K256M16RH-125配置为256M×16表示DDR3芯片位宽16bit。如若FPGA外挂2片该DDR3芯片,则位宽扩展为2*16bbit=32bit。

图2、DDR3芯片型号释义

 

1.3 DDR3芯片数据带宽

图1中,以DDR3 I/O最大时钟CK/CK#=800MHz计算,DDR3在时钟双沿传输数据,因此,数据速率=2*800M*16bit/s=1600MT*16=25600Mbit/s=3.125GB/s。

02、FPGA I/O支持DDR3速率

根据ZYNQ-7000器件手册,表1给出了ZYNQ-7000支持的DDR3速率。

表1、FPGA I/O支持DDR3外设最大接口数据速率

表1中,DDR3 IP运行最大1866Mb/s速率时,Vccaux_io供电电压需要提供2.0V电压,且需要连接至HP类型bank。

03、FPGA DDR3 IP核时钟

3.1 FPGA DDR3 MIG IP核时钟架构

图3、DDR3 MIG IP核时钟架构

 

图3中所示,CLKREFP/CLKREFN为IP核参考时钟,用于配置IP核延迟MMCM模块;SYSCLKP/SYSCLKN为IP核输入时钟,用于PLL产生读写路径各个工作时钟。

3.2 FPGA DDR3 MIG IP核时钟配置

3.2.1 Clock Period时钟

Clock Period时钟参数为DDR3 I/O接口CK/CK#时钟,该时钟不能超过DDR3芯片和FPGA支持DDR3最大时钟。

图4、Clock Period时钟

 

3.2.2 ui_clk时钟

ui_clk时钟为DDR3 IP核应用接口用户时钟,用于实现用户接口控制及数据同步时钟。如图4所示,PHY to Controller Clock Ratio比例为4:1,则ui_clk=Clock Period/4 = 800MHz/4=200MHz。

3.2.3 Input Clock Period时钟

图5、Input Clock Period时钟

 

该时钟为图3中DDR3 IP核SYSCLKP/SYSCLKN时钟。

3.2.4 Reference Clock时钟

图6中System Clock时钟即图5中所配置时钟;图6中Reference Clock时钟为延迟参考时钟输入时钟,可以选择单独输入或者System Clock。

图6、System Clock&Reference Clock时钟

                   

相关阅读:Xilinx FPGA DDR3设计(一)DDR3基础扫盲

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
ATF22V10C-10JU 1 Microchip Technology Inc IC PLD 10MC 10NS 28PLCC

ECAD模型

下载ECAD模型
$2.26 查看
M4A5-64/32-10VNC 1 Lattice Semiconductor Corporation EE PLD, 10ns, 64-Cell, CMOS, PQFP44, 1 MM HEIGHT, LEAD FREE, TQFP-44

ECAD模型

下载ECAD模型
$7.2 查看
XC6SLX25-2FG484I 1 AMD Xilinx Field Programmable Gate Array, 1879 CLBs, 667MHz, 24051-Cell, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
$656.54 查看
赛灵思

赛灵思

赛灵思(英语:Xilinx (英语发音:/?za?l??ks/ ZY-lingks))是一家位于美国的可编程逻辑器件的生产商。该公司发明了现场可编程逻辑门阵列,并由此成名。赛灵思还是第一个无厂半导体公司(Fabless)。28nm时代,赛灵思提出All Programmable 的概念,从单一的FPGA企业战略转型为All Programmable FPGA、 SoC 和 3D IC 的全球领先提供商。且行业领先的器件与新一代设计环境以及 IP 完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求赛灵思于1984年创建于美国加利福尼亚州的硅谷,总部位于硅谷核心的圣何塞,并在科罗拉多州、爱尔兰、新加坡 印度、中国、日本拥有分支机构

赛灵思(英语:Xilinx (英语发音:/?za?l??ks/ ZY-lingks))是一家位于美国的可编程逻辑器件的生产商。该公司发明了现场可编程逻辑门阵列,并由此成名。赛灵思还是第一个无厂半导体公司(Fabless)。28nm时代,赛灵思提出All Programmable 的概念,从单一的FPGA企业战略转型为All Programmable FPGA、 SoC 和 3D IC 的全球领先提供商。且行业领先的器件与新一代设计环境以及 IP 完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求赛灵思于1984年创建于美国加利福尼亚州的硅谷,总部位于硅谷核心的圣何塞,并在科罗拉多州、爱尔兰、新加坡 印度、中国、日本拥有分支机构收起

查看更多

相关推荐

电子产业图谱

专注FPGA技术开发,涉及Intel FPGA、Xilinx FPGA技术开发,开发环境使用,代码风格、时序收敛、器件架构以及软硬件项目实战开发,个人公众号:FPGA技术实战。