跨时钟域处理是FPGA设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还在校生，跨时钟域处理也是面试中经常常被问到的一个问题。

本文详解verilog中阻塞赋值和非阻塞赋值的区别。

目前，大多数FPGA芯片是基于 SRAM 的结构的， 而 SRAM 单元中的数据掉电就会丢失，因此系统上电后，必须要由配置电路将正确的配置数据加载到 SRAM 中，此后 FPGA 才能够正常的运行。

用 FPGA 技术更新传统系统是许多嵌入式系统设计人员都知道的场景。但现有设计确实需要更新，这其中就包括连接互联网、 IoT等。当然，我们也需要进一步增强安全性。尤其考虑到目前人们热衷于人工智能，大家对深度学习推理或机器视觉又有了新的需求。

FPGA器件的一个比较特别的现象是其上电瞬间的电流比较大，有的时候甚至大于芯片正常工作的电流，这是因为FPGA内部的逻辑和互连线资源(SRAM工艺)在上电的瞬间处于不确定状态，发生电流冲突的结果。

创建 FPGA 设计和维护 Vivado® 设计套件项目时，版本控制系统对于团队合作可能是一项具有挑战性的任务。工程师必须能跟踪设计变更，完整地从 HDL 或 TCL 源代码再现项目并交付特定的项目状态。

计算机中通过高低电平表示1或者0，这样就可以表示一个二进制的数值。一个1或者0表示的数值位称为一个bit，而计算机中存储和传输数据的最小单位是一个字节（byte）也就是8个bit，所以说计算机所有计算本质上都是基于二进制。

和初学者相比，专业的FPGA工程师需要掌握更多的技能和知识。对此我归纳了四个方面，分别是FPGA相关的高级技巧、领域相关的知识、以及职业芯片工程师必须具备的硬实力和软实力。我也会介绍一些书籍和学习资料，希望能对你的学习有所帮助。

刚参加工作那会，没想过去读源码，更没想过去改框架的源码；总想着别人的框架应该是完美的、万能的，应该不需要改；另外即使我改了源码，怎么样让我的改动生效了？项目中引用的不还是没改的jar包吗。回想起来觉得那时候的想法确实挺......

图像在采集和传输的过程中，通常会产生噪声，使图像质量降低，影响后续处理。因此须对图像进行一些图像滤波、图像增强等预处理。

对于研发人员而言，大家总是在追求低功耗设计。采用低功耗设计，无疑是能够带来诸多好处。为帮助大家了解如何降低功耗，本文中，小编将对降低FPGA功耗的设计技巧加以阐述。

作为过来人，我发现很多程序猿新手，在编写代码的时候，特别喜欢定义很多独立的全局变量，而不是把这些变量封装到一个结构体中，主要原因是图方便，但是要知道，这其实是一个不好的习惯，而且会降低整体代码的性能。

Vivado 在产生 bitstream 时遇到 Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)…本文给出了解决办法。

在C++模板函数的使用过程中，我们经常可以看到一个typename的使用。

近年来，扩频通信技术在移动通信、个人通信、室内无线通信以及卫星通信中得到越来越广泛的应用。

模拟量的数据格式为一个字长，所以地址必须从偶数字节开始，精度为12位；模拟量值为0－32000的数值。