45
与非网 9 月 18 日讯，SiP 系统级封装技术是电子系统小型化的重要手段，正成为当前电子技术发展的热点。和 SoC 比较而言，SiP 技术还具有周期短、成本低的优势。
而随着 5G、IoT、AI、可穿戴设备等新兴领域加速前进，SiP 封装又将迎来下一个风口。迎接相关趋势，日月光、台积电与英特尔均已就绪，成功抢先卡位，静待庞大商机到来。
SiP（系统级封装）是将多种功能芯片，包括处理器、存储器等多功能芯片进行并排或叠加，集成在一个封装内，从而实现一个基本完整的功能。随着摩尔定律逐渐走向极限，SiP 封装的集成化优势便开始凸显。
日月光在 SiP 端的技术端，目前有 2.5D FOCoS 和 2.5D SiP，以及 3D SiP，偏重在中段晶圆级封装，或是后段的模组封测为主，客户群锁定联发科与高通等设计业者，或是 IDM 客户。
台积电在异质整合的封测上，是从前段晶圆代工与中段晶圆封装切入，技术有 2.5D 堆叠 CoWoS（基板上晶圆上芯片封装）及 InFO（整合扇出型封装），3D TSMC-SoIC(芯片堆叠晶圆)，以及 WoW 等技术，潜在与既有客户群包括苹果、赛灵思（Xilinx）、博通、超微等。
而向来在先进制程端也不落人后的英特尔，在异质整合的 SiP 端，主要是嵌入式多芯片互联桥接（EMIB）技术，包括 2.5 D EMIB，以及 3D EMIB，含括 CPU 与等芯片的中后段封测为主，英特尔第一颗采用此类 Foveros 技术，整合 10 纳米 HPC 处理器、22 纳米 I/O 芯片，记忆体等的 SiP 封装产品预计今年底量产。
日月光提到，5G、AI、HPC、物联网趋势下，因为各家芯片设计上的差异，加上让高频高速特性，以及要让芯片效能最大化、封装后体积最小化，客制化量身打造的 SiP 封装需求快速崛起，SiP 整合技术已经成为半导体产业最重要的显学。
与非网整理自网络！
下载ECAD模型
