6月9日,在南京举办的世界半导体大会上,中国半导体行业协会副理事长、长电科技董事兼首席执行长郑力带来主题为《后摩尔时代先进芯片成品制造技术的突破》的报告。

 

中国半导体行业协会副理事长、长电科技董事兼首席执行长郑力


半导体集成电路这个行业,我觉得和其他高科技行业一样,有些这个行业比较特殊的专用名词,比如毛院士和吴汉明院士讲到的异构集成、后摩尔定律时代。但是和其他行业相比没有像集成电路这个行业专用名词家喻户晓,大家都在关心。比如去年,理发师一边剃头一边说光刻机是不是我们国家买不到了?今年上半年大街小巷都在说缺芯缺产能的问题,特别是汽车缺芯的问题。从上个世纪80年代开始就在接触学习集成电路,在摩尔定律方兴未艾时就学习集成电路的这些人,到了今天摩尔定律走到了后摩尔时代,一方面让我们感受到变化,一方面也感受到责任重大。
   

今天,我专注在后摩尔时代从芯片的制造角度和大家分享几点看法,由于时间关系我只讲两点:一是先进封装正在发生华丽转身;二是转身间发生了什么样的颠覆性技术突破。
   

一、后摩尔时代封测技术的华丽转身
先看“封装”这个词。虽然我自己是中国半导体行业协会封装测试分会的当职理事长,但是我对“封装”这个词不太喜欢,我常年在IDM工作。在IDM大家不管封装这道工序叫封装,我们叫相对于前道的晶元,后道一般叫后道制造。国际上对于产业链分布的时候把前道制造和后道制造是放在一起的,其他几个板块设计、IP、设备和材料。
   

所谓的先进封装发展到今天,关键词已经不仅仅是把芯片拿来以后装进去封起来,确实是这样,装进去再封起来。现在的关键词,AMD这几年来一路狂飙靠的是后道制造技术,如何提高芯片的集成度,如何提高在封装体内的高速互联。所以我说到了先进封装继续往前走的时候华丽转身的关键就是“封”和“装”已经不是它的决定因素,而是高度集成的“集”,还有高度互连的“连”成为制造关键。
   

再布线层线宽间距从20微米发展到2×2,缩小了10倍,晶圆从28纳米到今天的5纳米,3纳米几乎是同样的进程。十年前手机主芯片用最先进的后道制造工艺来做,那个时候在基板上用PUP封装来做,到今天用扇出形的工艺+GUP来做,要处理的晶圆节点从28纳米到5纳米,垂直高度从1.6毫米到今天只有0.6毫米,从当时的有机基板变为再布线,现在的基板非常短缺,用机缘级的IDU可以替代它。刚才AMD讲的CPU、GPU这几年做得非常好,现在一个是I/O的密度是15倍的提高,集成了高带宽的存储器,而且存储器和GPU之间的距离也缩短了10倍。一句话,先进封装在技术向前走走到异构集成,微系统集成阶段实现了质的飞跃。
   

从产业价值定位来讲,我们用建筑行业和芯片行业特别是后道的制造行业来比较,原来的传统封装说它像是砖头工人,并没有贬低砖头的含义,制造砖头也不容易,但是我们只是做一块砖头,到先进封装不仅仅是对晶圆封和装的问题,要进行复杂的连线,进行重组,但这只是先进的封装,可以把它比喻成用砖头来盖墙甚至搭一个房屋,可以把它说成是先进封装的阶段。到今天异构集成,先进封装走到了微系统集成阶段,我们做的是像建筑师一样的工作,而不仅仅是单纯的盖房子搭墙。你如果和建筑师说你就是一个泥瓦匠,他答应不答应?今天如果把后道制造的异构集成所做的工作说你就是一个封装,我们不答应,我想很多业界朋友也不答应,所以这是它的变化。
   

这不仅仅是概念性的问题,左下角图是我们截图AMD,非常令人震撼,上周在大会上发布的,3Dchipled集成和2Dchipled集成相比密度提升300倍,和原来用Micro做集成的3D方案比密度提升15倍。不光是AMD,台积电也好,英特尔也好,国际头部企业都在积极布局异构集成,在半导体后道技术上发力实现一个是集成的问题,一个是高密度互连的问题,确实在业界后摩尔定律时代,大家用不同途径继续提升芯片集成度。
    

二、先进芯片成品制造技术的颠覆性突破
我用我们长电科技的例子和大家讲一下。
   

这一年长电科技做了重大决定,决定在异构集成的国际赛道上推出了注册商标叫XDFOI全系列的解决方案,这是基于长电科技目前正在量产的2D封装,基于我们在MCM和SIP可以集成多颗5纳米SOC,加多颗高带宽的存储器,已经量产。现在已经和客户在一个一个项目导入的逐渐走到2.5D、3D的面向Chipled方案,把更多的芯片一方面是高密度的叠加在一起,同时用高密度的布线层把芯片和芯片之间结合在一起,包括不同的形式,一系列组合圈面向异构集成的赛道,在积极提速。
   

我们这次厚积薄发,在扇出型的技术长电科技已经积累量产的经验将近10年,再结合高密度的SIP的技术面向Chiplet推动了包括2.5D的chipled、2Dchipled、3dchipled一系列的产品解决方案,和客户在导入。刚才讲不同的产品我们在2022年、2023年都有量产项目和解决方案,这对市场上非常看中的高性能计算、人工智能、汽车电子、医疗、通信这些相关应用都有chipled高密度集成推动的解决方案。
   

大家一般讲到2.5D、3D,台积电讲到最先进封装的时候是用TSV和芯片的叠加进行高速互联。长电科技有所不同,我们这次推出一个系列是用盲孔互联形成(英)intorposer让它来和芯片之间形成高速互联,    因为TSV成本非常高,关键是良率怎么样还达不到业界要求,但是intorposer(音)在成本包括良率控制上都非常有效,这是长电科技积累的扇出型的高密度封装形成我们技术的knowhow。所以推出的技术可以多层IDO布线,目前做到2×2的线宽间距,明后年可以做到1×1高密度的线宽间距,40微米,后面是20微米极窄的凸块互联,多层芯片叠加,集成高带宽存储,集成无源元件。
   

红颜色就是IDO再布线的层,后道我们也做出一片晶圆,和前道的晶圆厂不一样在哪里,它那个是做电路,我们这个是专门为高密度的互联做出一个晶圆,这个晶圆和前道的晶圆结合在一起最后通过叠加和互联把高密度的异构集成的芯片集成在一起,还可以根据芯片大小,如果比较小就是一个封装体可以拿过来用,如果芯片比较大超过20×20再结合高密度的导装BGA的封装形式再结合在一起,为高性能计算提供大颗的高密度的芯片解决方案。
   

我还想再说一点,通过高密度系统级的封装,SIP也是异曲同工,另外一条可以实现Chipled所要求的效果和性能,这也是chipled的一部分,或者chipled也是SIP的一部分,包括现在做的面向可穿戴的所有芯片放在一起放在一个SIP的模块里已经在量产的芯片,包括面向6G在研发的芯片,包括在5G做的5G毫米波的高密度SIP芯片,也包括3层SIP的叠加双面封,也值得大家学习和关注,也是后摩尔时代技术走向突破的另一条途径。
   

我还要再强调,光有制造工艺和高密度的互联、高密度的集成工艺还不够,在后道制造工艺越来越重要的包括长电科技也好,国际的龙头企业现在在加强和设计行业和IPEDA企业的合作,后面EDA的王总也会讲到。和这些企业合作,从芯片整体的协同设计就要开始做,因为我们的密度、集成度越来越复杂,必须在芯片前期规划和设计时就把设计中间的晶圆制造和后道的成品制造联系在一起,才能保证良率,才能保证性能提高。原来我们说芯片设计以后,大致做了一个封装设计,测试就可以,现在和芯片设计要有互动,拿到后道制造厂要有一个系统级的工作,从产品结构、物理性能、热性能包括计算性能有综合的协同,才能实现AMD潘总讲这么高算力的芯片。
   

除了设计以外,测试也变得越来越复杂,这是大家往往忽视的问题,一般国内厂包括国际做测试的厂,一般是客户给我我测试,由于走到高密度集成、异构集成以后,测试环节和前面环节的配合也越来越重要,从前面测试到中间的环节到最后系统的测试到产品反过头来对系统的测试,在国际上都有专门面向异构集成成立标准化委员会,长电科技非常早期也成为这几个非常关键标准化委员会的重要成员,把测试和芯片高密度集成紧密结合在一起,形成完整的集成电路器件的芯片成品制造的关键制造工艺。
   

主要和大家分享的是这两点观点,总结一下。
   

我们认为在后摩尔时代确实先进封装或者封装已经远远超过自意范围,走进了集成电路芯片成品制造这个重要产业阶段。在这个方面,先进封装,先进集成电路的成品制造在产业的升级换代中,学界的各位大咖已经充分认识到它的升级换代对集成电路摩尔定律继续向前走起到非常关系的作用。
   

这次长电科技借世界半导体大会机会,正式把系列性的XDFOI面向异构集成的产品向业界积极推动,同时我们成立集成电路设计服务事业部,用设计服务和广大客户结合在一起,在后摩尔时代我们相信可以把集成电路产业建设得更加美好。