随着集成电路工艺制程技术的不断发展,为了提高集成电路的集成度,同时提升器件的工作速度和降低它的功耗,MOS 器件的特征尺寸不断缩小,MOS 器件面临一系列的挑战。例如短沟道效应(Short Channel Effect - SCE),热载流子注入效应(Hot Carrier Inject - HCI)和栅氧化层漏电等问题。为了克服这些挑战,半导体业界不断开发出一系列的先进工艺技术,例如多晶硅栅、源漏离子注入自对准、LDD 离子注入、polycide、Salicide、SRD、应变硅和 HKMG 技术。另外,晶体管也从 MOSFET 演变为 FD-SOI、Bulk FinFET 和 SOI FinFET。

1.1 铝栅 MOS 管
MOS 诞生之初,栅极材料采用金属导体材料铝,因为铝具有非常低的电阻,它不会与氧化物发生反应,并且它的稳定性非常好。栅介质材料采用 SiO2,因为 SiO2 可以与硅衬底形成非常理想的 Si-SiO2 界面。如图 1.13(a)所示,是最初铝栅的 MOS 管结构图。

 


图 1.13 铝栅和多晶硅栅的 MOS 管结构图


1.2 多晶硅栅 MOS 管
随着 MOS 器件的特征尺寸不断缩小,铝栅与源漏扩散区的套刻不准问题变得越来越严重,源漏与栅重叠设计导致,源漏与栅之间的寄生电容越来越严重,半导体业界利用多晶硅栅代替铝栅。多晶硅栅具有三方面的优点:第一个优点是不但多晶硅与硅工艺兼容,而且多晶硅可以耐高温退火,高温退火是离子注入的要求;第二个优点是多晶硅栅是在源漏离子注入之前形成的,源漏离子注入时,多晶硅栅可以作为遮蔽层,所以离子只会注入多晶硅栅两侧,所以源漏扩散区与多晶硅栅是自对准的;第三个优点是可以通过掺杂 N 型和 P 型杂质来改变其功函数,从而调节器件的阈值电压。因为 MOS 器件的阈值电压由衬底材料和栅材料功函数的差异决定的,多晶硅很好地解决了 CMOS 技术中的 NMOS 和 PMOS 阈值电压的调节问题。如图 1.13(b)所示,是多晶硅栅的 MOS 管结构图。

1.3Polycide 技术
多晶硅栅的缺点是电阻率高,虽然可以通过重掺杂来降低它的电阻率,但是它的电阻率依然很高,厚度 3KÅ的多晶硅的方块电阻高达 36ohm/sq。虽然高电阻率的多晶硅栅对 MOS 器件的直流特性是没有影响的,但是它严重影响了 MOS 器件的高频特性,特别是随着 MOS 器件的特征尺寸不断缩小到亚微米(1um≥L≥0.35um),多晶硅栅电阻率高的问题变得越发严重。为了降低多晶硅栅的电阻,半导体业界利用多晶硅和金属硅化物(polycide)的双层材料代替多晶硅栅,从而降低多晶硅栅的电阻,Polycide 的方块电阻只有 3ohm/sq。半导体业界通用的金属硅化物材料是 WSi2。如图 1.14(a)所示,是多晶硅和金属硅化物栅的 MOS 管结构图。

1.4LDD 离子注入技术
20 世纪 60 年代,第一代 MOS 器件的工作电压是 5V,栅极长度是 25um,随着 MOS 器件的特征尺寸不断缩小到亚微米,MOS 器件的工作电压并没有减小,它的工作电压依然是 5V,直到 MOS 器件栅极长度缩小到 0.35um 时,MOS 器件的工作电压才从 5V 降低到 3.3V。2008 年,MOS 器件的栅极长度缩小到 45nm,MOS 器件的工作电压缩小到 1V。栅极长度从 25um 缩小到 45nm,缩小的倍率是 555 倍,而 MOS 器件的工作电压只从 5V 缩小到 1V,缩小的倍率是 5 倍,可见 MOS 器件的工作电压并不是按比例缩小的。随着 MOS 器件的特征尺寸不断缩小到亚微米级,MOS 器件的沟道横向电场强度是不断增强的,载流子会在强电场中进行加速,当载流子的能量足够大时形成热载流子,并在强场区发生碰撞电离现象,碰撞电离会形成新的热电子和热空穴,热载流子会越过 Si/SiO2 界面的势垒形成栅电流,热空穴会流向衬底形成衬底电流,由热载流子形成的现象称为热载流子注入效应。随着 MOS 器件的特征尺寸不断缩小到亚微米,热载流子注入效应变得越来越严重,为了改善热载流子注入效应,半导体业界通过利用 LDD (Lightly Doped Drain - LDD)结构改善漏端耗尽区的峰值电场来改善热载流子注入效应。如图 1.14(b)所示,是利用 LDD 结构的 MOS 管结构图。

 


图 1.14 金属硅化物和 LDD 结构的 MOS 管结构图


1.5Salicide 技术
随着 MOS 器件的特征尺寸缩小到深亚微米(0.25um≥L),限制 MOS 器件缩小的主要效应是短沟道效应。为了改善短沟道效应,MOS 器件的扩散区结深也不断缩小,结深不断缩小导致扩散区的电阻不断变大,因为扩散区的纵向横截面积变小,另外金属互连的接触孔的尺寸也减小到 0.32um 以下,接触孔变小导致接触孔与扩散区的接触电阻升高了,单个接触孔的接触电阻升高到 200ohm 以上。为了降低扩散区的电阻和接触孔的接触电阻,半导体业界利用硅和金属发生反应形成金属硅化物(silicide)降低扩散区的电阻和接触孔的接触电阻。可利用的金属材料有 Ti、Co 和 Ni 等,金属材料只会与硅和多晶硅发生反应形成金属硅化物,而不会与氧化物发生反应,所以 Silicide 也称为自对准金属硅化物 Salicide(Self Aligned Silicide)。另外扩散区和多晶硅栅是同时形成 Silicide,所以不需要再考虑进行多晶硅栅的 polycide。如图 1.15(a)所示,是 Salicide 的 MOS 管结构图。

1.6 沟道离子注入和晕环离子注入技术
MOS 器件的特征尺寸缩小到深亚微米导致的另外一个问题是短沟道效应引起的亚阈值漏电流。随着 MOS 器件的栅极长度缩小到 0.25um,源漏之间的耗尽区会相互靠近,导致它们之间的势垒高度降低,形成亚阈值漏电流。虽然 MOS 器件的栅极长度从 0.33um 缩小到 0.25um 时,器件的工作电压也从 3.3V 降低到 2.5V,但是 MOS 器件的亚阈值区的漏电流依然很大。为了降低 MOS 器件的亚阈值区的漏电流,需要增加一道沟道离子注入和晕环(Halo)离子注入增加沟道区域的离子浓度,从而减小源漏与衬底之间的耗尽区宽度,改善亚阈值区的漏电流。如图 1.15(a)所示,进行沟道离子注入的 MOS 管结构图。

 


图 1.15 Salicide 和应变硅的 MOS 管结构图


1.7RSD 和应变硅技术
随着 MOS 器件的特征尺寸不断缩小到 90nm 及以下时,短沟道效应中的器件亚阈值电流成为妨碍工艺进一步发展的主要因素,尽管提高沟道掺杂浓度可以在一定程度上抑制短沟道效应,然而高掺杂的沟道会增大库伦散射,使载流子迁移率下降,导致器件的速度降低,所以仅仅依靠缩小 MOS 器件的几何尺寸已经不能满足器件性能的提高,需要一些额外的工艺技术来提高器件的电学性能,例如应变硅技术。应变硅技术是通过外延生长在源漏区嵌入应变材料使沟道发生应变,从而提高载流子迁移率,最终提高器件的速度。例如 NMOS 的应变材料是 SiC,PMOS 的应变材料是 SiGe。另外,随着源漏的结深的短减小,源漏扩散区的厚度已经不能满足形成 Salicide 的最小厚度要求,必须利用新技术 RSD(Raise Source and Drain)技术来增加源漏扩散区的厚度。RSD 技术是通过外延技术生长在源漏区嵌入应变材料的同时提高源漏扩散区的厚度。如图 1.15(b)所示,是采用应变硅和 RSD 技术的 MOS 管结构图。

 


1.8HKMG 技术
当 MOS 器件的特征尺寸不断缩小 45nm 及以下时,为了改善短沟道效应,沟道的掺杂浓度不断提高,为了调节阈值电压 Vt,栅氧化层的厚度也不断减小到 1nm。1nm 厚度的 SiON 栅介质层已不再是理想的绝缘体,栅极与衬底之间将会出现明显的量子隧穿效应,衬底的电子以量子的形式穿过栅介质层进入栅,形成栅极漏电流 Ig。为了改善栅极漏电的问题,半导体业界利用新型高 K 介电常数(High-k - HK)介质材料 HfO2 来代替传统 SiON 来改善栅极漏电流问题。SiON 的介电常数是 3.9,而 HfO2 的介电常数是 25,在相同的 EOT 条件下,HfO2 的物理厚度是 SiON 的 6 倍多,这将显著减小栅介质层的量子隧穿的效应,从而降低栅极漏电流及其引起的功耗。但是利用 HK 介质材料代替 SiON 也会引起很多问题,例如导致多晶硅栅耗尽效应形成高阻栅,HK 介质材料与多晶硅的界面会形成界面失配现象降低载流子迁移率,HK 介质材料还会造成费米能级的钉扎现象。目前半导体业界利用金属栅(Metal Gate - MG)取代多晶硅栅电极可以解决 Vt 漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象。利用 HK 介质材料代替 SiON 和利用金属栅取代多晶硅栅的技术称为 HKMG 工艺技术。如图 1.16(a)所示,是采用 HKMG 技术的 MOS 管结构图。

 


图 1.16 采用 HKMG 技术的 MOS 管结构图和 FD-SOI


1.9FD-SOI 晶体管
当 MOS 器件的特征尺寸不断缩小 22nm 及以下时,仅仅提高沟道的掺杂浓度和降低源漏结深已不能很好的改善短沟道效应。加利福尼亚大学伯克利分校的胡正明教授基于 SOI 的超薄绝缘层上的平面硅技术提出 UTB-SOI(Ultra Thin Body - UTB),也就是 FD-SOI 晶体管。研究发现要使 FD-SOI 有效抑制短沟道效应,并能正常工作,绝缘层上硅膜的厚度应限制在栅长的四分之一左右。对于 25nm 栅长的晶体管,FD-SOI 的硅膜厚度应被控制在 5nm 左右。FD-SOI 晶体管的沟道厚度很小,栅的垂直电场可以有效的控制器件的沟道,从而降低了器件关闭时的漏电流,抑制短沟道效应。如图 1.16(b)所示,是 FD-SOI 晶体管的剖面图。

1.10Bulk FinFET 和 SOI FinFET 晶体管
另外,1989 年,Hitachi 公司的工程师 Hisamoto 对传统的平面型晶体管的结构作出改变提出的基于体硅衬底,采用局部氧化绝缘隔离衬底技术制造出全耗尽的侧向沟道三维晶体管,称为 DELTA(Depleted Lean-Channel Transistor)。胡正明教授依据 Hisamoto 的三维晶体管提出采用三维立体型结构的体 FinFET 和 SOI FinFET 代替平面结构的 MOSFET 作为集成电路的晶体管,由于三维立体晶体管结构很像鱼的鳍,所以称为鳍型场效应晶体管。如图 1.17 所示,是 Bulk FinFET 和 SOI FinFET 晶体管的剖面图。


FinFET 晶体管凸起的沟道区域是一个被三面栅极包裹的鳍状半导体,沿源 - 漏方向的鳍与栅重合的区域的长度为沟道长度。栅极三面包裹沟道的结构增大了栅与沟道的面积,增强了栅对沟道的控制能力,从而降低了漏电流,抑制短沟道效应,同时也有效的增加了器件沟道的有效宽度,并且增加了器件的跨导。另外为了改善栅极漏电流,FinFET 晶体管的栅介质也采用 HK 材料,栅极也采用金属栅。

 


图 1.17 Bulk FinFET 和 SOI FinFET