为确保芯片能可靠的工作,应用处理器的上下电通常都要遵循一定时序, 本文以 i.MX6UL 应用处理器为例,设计中就必须要满足芯片手册的上电时序、掉电时序,否则在产品使用时可能会出现以下情况,第一,上电阶段的电流过大;第二,器件启动异常;第三,最坏的情况会对处理器造成不可逆的损坏。可见,上下电时序对于确保系统的可靠运行起着重要的作用。
 
为确保芯片能可靠的工作,应用处理器的上下电通常都要遵循一定时序,以 i.MX6UL 应用处理器为例,设计中就必须要满足芯片手册的上电时序、掉电时序,否则在产品使用时可能会出现以下情况,第一,上电阶段的电流过大;第二,器件启动异常;第三,最坏的情况会对处理器造成不可逆的损坏。可见,上下电时序对于确保系统的可靠运行起着重要的作用。以下对 i.MX6UL 的电源框图进行说明,然后对其上电时序、掉电时序电路设计进行介绍。
 
一、i.MX6UL 上下电时序要求
 
上电时序:
 
1.VDD_SNVS_IN 必须单独或与 VDD_HIGH_IN 一起(短接)上电,在这之后其他电源才能上电。
 
2. 如果使用纽扣电池为 VDD_SNVS_IN 供电,请确保在开启任何其他电源之前将其连接。
 
3. 应在 VDD_SOC_IN 之前开启 VDD_HIGH_IN。
掉电时序:
 
1.VDD_SNVS_IN 必须单独或与 VDD_HIGH_IN 一起(短接)下电,在这之前其他电源必须全部完成下电。
 
2. 如果使用纽扣电池为 VDD_SNVS_IN 供电,请确保在关闭任何其他电源之后将其移除。
 
二 、i.MX6UL 电源管理单元 -PMU
 
 
三、要点分析
 
1. 从 i.MX6UL 电源管理单元图可知,最先供电的 VDD_SNVS_IN 管脚是作为内部 LDO_SNVS 的输入,其输出电压 VDD_SNVS_CAP 是向 SNVS 模块及实时时钟模块 OSC32K 供电。 如需在掉电情况下保持 RTC,则 VDD_SNVS_IN 需单独进行供电,否则可以与 VDD_HIGH_IN 接一起。VDD_SNVS_IN 设计中可预留纽扣电池方案,以满足掉电保持实时时钟的应用需求,但如果使用纽扣电池为 VDD_SNVS_IN 供电,请确保在开启任何其他电源之前将其连接。
 
 
 
2. 由前面上电时序可知,VDD_HIGH_IN 可与 VDD_SNVS_IN 电源一起最先上电。在系统需要掉电保持实时时钟的情况下,由于 VDD_HIGH_IN 功耗较高,因此在保持实时时钟的情况下,需要将该两路电源需要分开处理。可利用 SNVS 电源域下的控制信号 PMIC_ON_REQ 使能后上电的电源模块,以达到上电的时序要求,如下图所示。
 
 
3. 由上电时序可知,VDD_SOC_IN 上电时序要迟于 VDD_HIGH_IN,因此在电路设计中,可使用 VDD_HIGH_IN 电源芯片的控制信号使能 VDD_SOC_IN 的电源,如下图所示为使用 VDD_HIGH_IN 供电芯片的 PG 信号使能 VDD_SOC_IN 供电芯片的使能管脚。
 
 
使用 DCDC_3V3_PG 控制 VDD_SOC_IN 电源使能管脚以满足 VDD_HIGH_IN 上电先于 VDD_SOC_IN 的要求,如下图所示。
 

 

 
4. 根据掉电时序要求,掉电优先顺序只要满足 VDD_SNVS_IN 最后掉电即可。设计中加入相应的可控掉电电路,可使后级的滤波电容快速放电从而实现掉电的先后顺序,如下图所示为 DCDC_3V3 的掉电电路,DCDC_3V3 为 VDD_HIGH_IN 供电。工作原理:系统掉电后,PMIC_ON_REQ 由高电平变为低电平,从而使 DISCHG_EN 信号变为高电平,从而使 DCDC_3V3 电流通过电阻 R734 及 MOS 管 Q705 导通到 GND, VDD_SOC_IN 电压通过 DISCHG_EN 信号控制 MOS 管 Q707 快速掉电,如下图所示。
 
 
i.MX6UL 上电时序波形如下图所示,其中 VDD_SOC_IN 为内核电压 -1.35V。
 
 
i.MX6UL 掉电时序波形如下图所示。
 
 
上下电时序完整波形图如下图所示。
 
 
M6G2C 采用 i.MX6UL 处理器,满足芯片手册严格的上下电时序,是一款工业控制核心板,采用 Freescale Cortex-A7 528MHz 主频的处理器,以先进的电源管理架构带来更低功耗。标配 8 路 UART、2 路 USB OTG、2 路 CAN-Bus、2 路以太网等接口;标配 128/256MB DDR3 和 128/256MB NAND Flash、硬件看门狗;通过严格 EMC 和高低温测试,确保核心板在严酷的环境下稳定工作。